专利名称：集成芯体微电子封装的制作方法
背景技术：
发明领域本发明涉及用于封装微电子块的设备和方法。具体说，本发明涉及将微电子芯片封装到微电子封装芯体中的封装技术。
技术状态更高性能、更低成本、更加小型化的集成电路元件和更大的封装密度的集成电路是计算机工业的发展目标。随着这些目标的实现，微电子块变得更小。当然，更大的封装密度的目标需要整个微电子芯片封装要等于微电子芯片本身或仅略比微电子芯片本身的尺寸大(约10％到30％)。这样的微电子芯片封装称为“芯片尺寸封装”或“CSP”。
如图20中所示，实际的CSP涉及制造直接位于微电子芯片202的有效表面204上的叠加层。所述叠加层可包括设于有效表面204上的介电层206。导电轨迹208可形成于介电层206上，其中每个导电轨迹208的一部分接触至少一个位于有效表面204上的触点212。外部触点例如用于与外部元件(未示出)接触的焊料球或导电引线，可被制造成电接触至少一个导电轨迹208。图20示出了所述外部触点(例如焊料球214)，该外部触点被介电层206上的焊料掩模材料216围绕。但是，在这样的实际CSP中，通过微电子芯片有效表面204提供的所述表面区域通常不能提供足够的用于所有外部触点的表面，而这些外部触点需要与某种类型的微电子块(例如，逻辑型的)的外部元件(未示出)接触。
可利用内插器提供额外的表面区域，内插器例如是衬底(大致刚性的材料)或挠曲元件(大致挠性的材料)。图21示出具有微电子芯片224的衬底内插器222，微电子芯片224通过小焊料球228连接到衬底内插器222的第一表面226并与之电接触。小焊料球228在微电子芯片224上的触点232和衬底内插器第一表面226上的导电轨迹234之间延伸。导电轨迹234通过通路242与衬底内插器222的第二表面238上的连接垫236分立地电接触，通路242延伸通过衬底内插器222。外部触点244形成于连接垫236(以焊料球示出)上。外部触点244用于实现微电子芯片224和外部电系统(未示出)之间的电连通。
衬底内插器222的应用需要多个处理步骤，这增加了封装的成本。另外，应用小的焊料球228存在拥挤问题，该问题会导致小焊料球228之间的短路，并存在将底层填充材料嵌入微电子芯片224和衬底内插器222之间的困难，嵌入底层填充材料是用于防止沾污和提高机械可靠性。而且，要求具有两组焊料球以实现微电子芯片224和外部电系统之间的连接降低了微电子芯片封装的整个性能。
因而，开发新的设备和技术以提供额外的表面面积来形成用于CSP应用的轨迹并消除对衬底内插器的需要将会很有利。
附图简要说明尽管本说明以权利要求书总结了被认为是本发明特别指出和特别要主张权利的内容，但本发明的优点可以从下面结合附图的说明更容易地确定，其中
图1是根据本发明的微电子封装芯体的斜视图；图2是根据本发明的具有其它替代的微电子封装芯体开口的例子的微电子封装芯体的顶视图；图3是根据本发明的紧靠保护膜的微电子封装芯体的侧视截面图；图4是根据本发明的设在微电子封装芯体的开口内的微电子块的侧视截面图，所述微电子封装芯体也紧靠着所述保护膜；图5是根据本发明的图4所示组件在封装后的侧视截面图；图6是根据本发明的具有微电子块的组件的侧视截面图，所述微电子块的厚度在封装之后大于微电子封装芯体；图7是根据本发明的图5所示组件在保护膜被除去后的侧视截面图；图8是根据本发明的处于微电子组件内的其它替换微电子封装芯体的侧视截面图；图9-17是根据本发明的在微电子芯片、封装材料和微电子封装芯体上形成叠加层的过程的侧视截面图；图18是根据本发明的具有叠加层和设于其上的焊料球的图7所示组件的的侧视截面图；图19是根据本发明的分成单个的器件的截面图；图20是现有技术的微电子器件的实际的CSP的截面图；图21是现有技术的利用衬底内插器的微电子器件的截面图。
图示的实施例的详细说明虽然图1-19示出了本发明的各种视图，这些图并不表示以精确的细节来描绘微电子组件。这些图而是以更清楚地传达本发明构思的方式示出了微电子组件。此外，各图之间的共同元件具有相同的附图标记。
本发明包括一种将至少一个微电子块设在微电子封装芯体的至少一个开口中并利用封装材料将微电子芯片/块固定到所述开口中的封装技术。接着将介电材料的叠加层和导电轨迹制作在微电子芯片、封装材料和微电子封装芯体上以形成微电子封装。
本发明的技术优点在于，本发明使得微电子封装设置在微电子芯片周围。如上所述，这提供了足够的用于设置外部触点的表面面积，同时省去了对衬底内插器的需要。省去衬底内插器是通过省去一组焊料连接而提高了微电子封装的性能。此外，衬底内插器的省去通过使电路处于靠近外部电系统的功率输出元件(例如去耦合电容器或类似元件)的微电子芯片内还增加了功率输出性能，微电子封装被连附到所述外部电系统。
图1示出了用于制造微电子封装的微电子封装芯体102。所述微电子封装芯体102优选地包括大致平面的材料。该用于制造微电子封装芯体102的材料可包括但不限于基于双马来酰亚胺三嗪系(BismaleimideTriazine(“BT”))树脂的材料、陶瓷材料和类似材料，以及金属材料(例如铜)及类似材料。微电子封装芯体102具有至少一个穿过其中的开口104，该开口从微电子封装芯体102的第一表面106延伸到相对的微电子封装芯体102的第二表面108。如图2所示，开口104可以具有任何形状和尺寸，包括但不限于矩形/方形104a、带有圆形角的矩形/方形104b以及圆形104c。对开口104的尺寸和形状的唯一限制是它们必须被适当地确定尺寸和成形以将相应的微电子芯片容纳于其中，这将在下面予以说明。
图3示出了微电子封装芯体第一表面106靠接着一保护膜112。保护膜112优选地是大致挠性的材料，例如Katon聚酰亚胺膜(E.I du Pontde Nemours and Company，Wilmington，Delaware)，但也可以由任何适当的材料(包括金属膜)制成。图4示出微电子块114，每个微电子块具有一有效表面116和一后表面118，其设于微电子封装芯体102的相应开口104内。在一个优选的实施例(已示出)，微电子封装芯体102的厚度117和微电子块114的厚度115基本相等。每个微电子块114被设置成其有效表面116靠接保护膜112。保护膜112可具有粘接剂，例如硅树脂，该粘接剂附着到微电子封装芯体第一表面106和微电子芯片有效表面116。该粘接剂型膜可在将微电子芯片114和微电子封装芯体102放置到模具或其它用于封装工艺的设备部分内之前应用。保护膜112也可是非粘接剂型的膜，例如ETFE(乙烯-四氟乙烯)或Teflon膜，其在封装工艺中由设备的模具或其它部分的内表面固定到微电子芯片有效表面116和微电子封装芯体第一表面106上。
微电子芯片114随后由封装材料122(例如，塑料、树脂及类似物)封装。如图5所示，封装材料设于开口104没有被微电子芯片114占据的部分内。在图6中，示出了另外可选的实施例，其中微电子芯片厚度115大于微电子封装芯体厚度117。因而，封装材料覆盖了微电子封装芯体第二表面108和开口104的没有被微电子芯片114占据的部分，如图6所示。
微电子芯片114的封装可通过任何已知的工艺实现，包括但不限于转移和压力模制，及分配。封装材料122将微电子芯片114固定到微电子封装芯体102内，并提供用于所得到的结构的机械刚性以及提供用于后来叠加的轨迹层。
在封装之后，保护膜112被除去，如图7所示，以暴露出微电子芯片有效表面116。仍如图7所示，封装材料122优选地被模制成微电子封装芯体第一表面106与微电子芯片有效表面116之间的间隙的填料。这样使得至少一个表面124与微电子芯片有效表面116和微电子封装芯体第一表面106大致处于一平面。封装材料表面124与微电子封装芯体第一表面106一起可用于另外的制造步骤，其作为另外的表面区域用于形成叠加层(例如，介电材料层和导电轨迹)。
如图8所示，微电子封装芯体102可包括多个在其中延伸过的通路126和/或多个位于微电子封装芯体第一表面106内的底切部或通道128。图8所示的实施例示出微电子芯片厚度115大于微电子封装芯体厚度117，如图6所示，但不限于此。这样的结构可用于使封装材料122在其中流动，这会使得封装材料122更加牢固地粘附到微电子封装芯体102。
参见图7和图8，应注意，封装材料122不会覆盖微电子芯片后表面118。未被覆盖的微电子芯片后表面118允许在已分割成各单个的微电子芯片114之后将散热片直接连附于其上，下面将会对其予以讨论。
虽然下面的说明涉及到用于形成叠加层的无凸起的叠加层技术，但所述制造方法并不受限于此。所述叠加层可利用本领域内的多种技术制造。
图9示出被封装材料122封装在微电子封装芯体102内的单个微电子芯片114的视图。所述微电子芯片114当然包括多个设于微电子芯片有效表面116上的电触点132。电触点132被电连接到微电子芯片114内的电路(未示出)。为了简单和清楚，只示出了四个电触点132。
如图10所示，第一介电层136(例如环氧树脂、聚酰亚胺、二苯并噻唑等)被设于微电子芯片有效表面116(包括电触点132)、微电子封装芯体第一表面106以及封装材料表面124之上。本发明的介电层优选是填充环氧树脂，该环氧树脂可从Ibiden USA.Corp.，Santa Clara，California，U.S.A以及Ajinomoto U.S.A.，Inc，Paramus，New Jersey，U.S.A.获得。第一介电层136的形成可通过任何已知的工艺实现，包括但不限于层压、旋涂、辊涂(roll coating)以及喷射淀积。
如图11所示，然后通过第一介电层136形成多个通路138。所述多个通路138可利用任何本技术领域已知的方法形成，包括但不限于激光钻孔、平版印刷，并且如果第一介电层136是光敏的，可以如本技术领域熟知的那样，以与在平版印刷工艺中制作光致抗蚀剂掩模相同的方式形成多个通路138。
如图12所示，在第一介电层136上形成多个导电轨迹142，其中多个导电轨迹142中的每一个的一部分延伸到所述多个通路138(见图11)中的至少一个内，以与触点132电接触。多个导电轨迹142可由任何可应用的导电材料制成，例如铜、铝及其合金。
多个导电轨迹142可利用任何已知技术形成，包括但不限于半添加(semi-additive)镀覆和平版印刷技术。一示例性的半添加镀覆技术涉及淀积一籽层，例如在第一介电层136上溅射淀积或无电镀淀积金属。然后将光致抗蚀剂图形化于所述籽层(例如钛/铜合金)上，之后在由被图形化的光致抗蚀剂层内的开口区域暴露出的籽层上电解镀覆一层金属(例如铜)。被图形化的光致抗蚀剂被剥离，并且其上不具有镀金属层的籽层部分被蚀刻掉。形成多个导电轨迹142的其它方法对于本领域技术人员是显而易见的。
如图13所示，第二介电层144被设于多个导电轨迹142和第一介电层136上。该第二介电层144可利用任何一种已知的方法形成，包括但不限于薄膜层压、旋涂、辊涂和喷射淀积。
如图14所示，随后形成通过第二介电层144的多个第二通路146。该多个第二通路146可以任何本技术领域已知的方法形成，包括但不限于激光钻孔，如果第二介电层144是光敏的，可以与本领域熟知的以与用平版印刷方法制作光致抗蚀剂掩模相同的方式形成多个第二通路146。
如果所述多个导电轨迹142不能将多个第二通路146设于适当的位置，则在多个第二通路146内和第二介电层144上形成其它部分的导电轨迹，并在其上形成的另一介电层，在该另一介电层内又形成另外的多个通路，如图12-14所示。介电层的层叠和导电轨迹的形成可重复进行，直到在适当的位置形成通路。这样，单个导电轨迹由多个部分形成，并可设在不同的介电层上。
可形成第二多个导电轨迹148，其中第二多个导电轨迹148中的每一个的一部分延伸到所述多个第二通路146中的至少一个内。第二多个导电轨迹148中的每个包括一连接垫150(由虚线152划出边界的轨迹的扩展区域)，如图15所示。
一旦第二多个导电轨迹148和连接垫150形成，它们可用于形成导电互连，例如焊料块、焊料球、引线等，以实现与外部元件(未示出的连接)。例如，焊料掩模材料156可设于第二介电层144、第二多个导电轨迹154和连接垫150上。然后在焊料掩模材料156内形成多个通路160，以暴露出每个连接垫150的至少一部分，如图16所示。可在每个连接垫154的暴露部分上形成多个导电凸起158例如焊料凸起，形成方式例如可以是但不限于丝网印刷焊膏，之后进行回流工艺或已知的镀覆技术，如图17所示。
图18示出利用封装材料122封装在微电子封装芯体102内的多个微电子块114。在微电子块有效表面116、微电子封装芯体第一表面106和封装材料表面124上以前述方式形成至少一个叠加层。构成叠加层的介电材料层(或多个层)以及导电轨迹在图18中只是共同地表示为叠加层162。然后沿着线164切割过叠加层162和微电子封装芯体102而分割出单个的微电子块114，以形成至少一个分成单个的微电子芯片封装166，如图19所示。
这样已经详细地说明了本发明的实施例，应理解的是，由后附权利要求书限定的本发明并不限于上述说明中列出的细节，不脱离本发明的精神和范围可以对上述说明做出很多明显的改变。
权利要求
1.一种微电子封装，包括一具有第一表面和相反的第二表面的微电子封装芯体，所述微电子封装芯体具有至少一个在其中形成的开口，该开口从所述微电子封装芯体第一表面延伸到所述微电子封装芯体第二表面；设于所述至少一个开口内的至少一个微电子芯片，所述至少一个微电子芯片具有一有效表面；将所述微电子封装芯体粘接到所述至少一个微电子芯片的封装材料。
2.如权利要求1所述的微电子封装，其中所述封装材料还包括与所述微电子芯片有效表面和所述微电子封装芯体第一表面大致共平面的至少一个表面。
3.如权利要求2所述的微电子封装，还包括设于至少一个所述微电子芯片有效表面、所述至少一个封装材料表面和所述微电子封装芯体第一表面上的叠加层。
4.如权利要求3所述的微电子封装，其中所述叠加层包括靠接至少一个所述微电子芯片有效表面、所述至少一个封装材料表面和所述微电子封装芯体第一表面的至少一个介电层，以及设于所述至少一个介电层上的至少一个导电轨迹。
5.如权利要求4所述的微电子封装，其中所述至少一个导电轨迹延伸通过所述至少一个介电层，从而与位于所述微电子芯片有效表面上的至少一个电触点接触。
6.如权利要求1所述的微电子封装，其中所述微电子芯片的厚度大于所述微电子封装芯体的厚度。
7.如权利要求6所述的微电子封装，其中所述微电子封装芯体包括延伸通过其中的至少一个通路。
8.如权利要求1所述的微电子封装，其中所述微电子封装芯体是从基于双马来酰亚胺三嗪系树脂的材料、FR4材料、聚酰亚胺、陶瓷和金属构成的组中选择的。
9.一种制造微电子封装的方法，包括提供具有第一表面和相反的第二表面的微电子封装芯体，所述微电子封装芯体具有至少一个在其中形成的开口，该开口从所述微电子封装芯体第一表面延伸到所述微电子封装芯体第二表面；在所述至少一个开口内设置至少一个微电子芯片，所述至少一个微电子芯片具有一有效表面；利用一封装材料将所述微电子封装芯体粘接到所述至少一个微电子芯片。
10.如权利要求9所述的方法，其中利用所述封装材料将所述微电子封装芯体粘接到所述至少一个微电子芯片还包括形成与所述微电子芯片有效表面和所述微电子封装芯体第一表面大致共平面的至少一个封装材料表面。
11.如权利要求10所述的方法，还包括在所述微电子芯片有效表面的至少一部分、所述至少一个封装材料表面和所述微电子封装芯体第一表面上形成至少一个介电材料层；形成通过所述至少一个介电材料层的至少一个通路，从而暴露出所述微电子芯片有效表面的一部分；在所述至少一个介电材料层上形成至少一个导电轨迹，该导电轨迹延伸到所述至少一个通路内，从而与所述微电子芯片有效表面电接触。
12.如权利要求11所述的方法，还包括形成设于所述至少一个导电轨迹和所述至少一个介电材料层上的至少一个另外的介电材料层。
13.如权利要求12所述的方法，还包括形成延伸通过所述至少一个另外的介电材料层并位于该至少一个另外的介电材料层上的至少一个另外的导电轨迹。
14.如权利要求9所述的方法，其中提供所述微电子封装芯体包括提供从基于双马来酰亚胺三嗪系树脂的材料、FR4材料、聚酰亚胺、陶瓷和金属构成的组中选择的微电子封装芯体。
15.一种制造微电子封装的方法，包括提供具有第一表面和相反的第二表面的微电子封装芯体，所述微电子封装芯体具有至少一个在其中形成的开口，该开口从所述微电子封装芯体第一表面延伸到所述微电子封装芯体第二表面；将一保护膜靠接到所述微电子封装芯体第一表面，其中所述保护膜跨过所述至少一个开口；在所述至少一个开口内设置至少一个微电子芯片，其中所述微电子芯片的有效表面靠接所述保护膜的一部分；利用一封装材料将所述微电子封装芯体粘接到所述至少一个微电子芯片，其中所述封装材料的一部分填充了所述开口的一部分，从而形成靠接所述保护膜的至少一个封装材料表面；除去所述保护膜。
16.如权利要求15所述的方法，还包括在所述微电子芯片有效表面的至少一部分、所述至少一个封装材料表面和所述微电子封装芯体第一表面上形成至少一个介电材料层；形成通过所述至少一个介电材料层的至少一个通路，从而暴露所述微电子芯片有效表面的一部分；在所述至少一个介电材料层上形成至少一个导电轨迹，该导电轨迹延伸到所述至少一个通路内，从而与所述微电子芯片有效表面电接触。
17.如权利要求16所述的方法，还包括形成设于所述至少一个导电轨迹和所述至少一个介电材料层上的至少一个另外的介电材料层。
18.如权利要求17所述的方法，还包括形成延伸通过所述至少一个另外的介电材料层并位于该至少一个另外的介电材料层上的至少一个另外的导电轨迹。
19.如权利要求15所述的方法，其中提供所述微电子封装芯体包括提供从基于双马来酰亚胺三嗪系树脂的材料、FR4材料、聚酰亚胺、陶瓷和金属构成的组中选择的微电子封装芯体。
20.如权利要求15所述的方法，其中靠接所述保护膜包括将具有粘接剂的所述保护膜靠接到所述微电子封装芯体第一表面上。
21.一种制造微电子封装的方法，包括提供具有第一表面和相反的第二表面的微电子封装芯体，所述微电子封装芯体具有多个在其中形成的开口，该开口从所述微电子封装芯体第一表面延伸到所述微电子封装芯体第二表面；将一保护膜靠接到所述微电子封装芯体第一表面，其中所述保护膜跨过所述至少一个开口；在所述微电子封装芯体的相应开口内设置多个微电子块，其中每个所述微电子块的有效表面靠接所述保护膜的一部分；利用一封装材料将所述微电子封装芯体粘接到所述多个微电子块，其中所述封装材料的一部分填充了所述多个开口的一部分，从而形成靠接所述保护膜的多个封装材料表面；除去所述保护膜；通过所述微电子封装芯体进行切割来将每个微电子芯片分成单个。
22.如权利要求21所述的方法，还包括在所述微电子块有效表面的至少一部分、所述多个封装材料表面和所述微电子封装芯体第一表面上形成叠加层。
23.如权利要求21所述的方法，其中提供所述微电子封装芯体包括提供从基于双马来酰亚胺三嗪系树脂的材料、FR4材料、聚酰亚胺、陶瓷和金属构成的组中选择的微电子封装芯体。
24.如权利要求21所述的方法，其中靠接所述保护膜包括将具有粘接剂的所述保护膜靠接到所述微电子封装芯体第一表面上。
全文摘要
一种微电子封装，包括设于微电子封装芯体的开口内的微电子芯片，其中将一封装材料设于所述开口的未被所述微电子芯片占据的部分内。然后在微电子芯片、封装材料和微电子封装芯体上制造介电材料和导电轨迹的叠加层，从而形成微电子封装。
文档编号H01L23/373GK1465097SQ02802276
公开日2003年12月31日 申请日期2001年8月29日 优先权日2001年5月30日
发明者M·何脑, X·-C·穆, Q·马, Q·吴, J·李 申请人:英特尔公司