专利名称：非易失性半导体存储器的制作方法
技术领域：
本发明涉及包括至少一个EPROM(可擦除可编程只读存储器)/EEPROM(电可擦除可编程只读存储器)存储单元的非易失性半导体存储器，该EPROM/EEPROM存储单元包含浮栅晶体管和耦合电容器，所述浮栅晶体管包括场效应晶体管和多晶硅层，该耦合电容器包括第一电极和第二电极以及插入在所述电极之间的电介质。本发明还涉及显示器器件和用于控制显示器器件的装置。
EPROM/EEPROM存储单元被用来建造非易失性半导体器件，特别地用于集成电路(嵌入式EPROM/EEPROM)和通常供在计算机或微处理器控制器件中使用以便存储如下的程序和/或数据，在没有施加电源时这些程序和/或数据应该还可以保留。用于例如液晶显示屏的显示屏的所谓驱动器电路包括多个非易失性半导体存储器，用于调节使得该显示屏的视觉对比度最佳化的确定参数。
EPROM/EEPROM存储器单元通常包括浮栅晶体管，它的浮栅被正性充电或负性充电，因此分别表示擦除状态或编程状态。EPROM/EEPROM存储单元可以还包括耦合电容器，其把施加给控制电极的电压导入到浮栅极中。EEPROM存储单元通常还包括第二晶体管，它是存取晶体管。
通常，控制电极和浮栅是由多晶硅层形成的。它的缺点是制造工艺复杂，因此昂贵。另一个缺点是需要相对大面积的半导体衬底来容纳独立的耦合电容器。
因此，本发明的一个目的是提供一种包括改进的EPROM/EEPROM存储单元的非易失性半导体存储器。
该目的可以通过这样的非易失性半导体存储器来实现该存储器包括至少一个EPROM/EEPROM存储单元，该存储单元包括浮栅晶体管和耦合电容器，所述浮栅晶体管包括场效应晶体管和多晶硅层，所述耦合电容器包括第一电极和第二电极以及插入在所述电极之间的电介质，所述耦合电容器的第一电极电耦合至浮栅晶体管的多晶硅层，所述浮栅晶体管的控制电极形成耦合电容器的第二电极。
它的优点是，存储单元的浮栅晶体管和耦合电容器被排列成一个在另一个之上或者一个在另一个之内，而不是彼此靠近。通过这样的优点，半导体衬底上的非易失性半导体存储器所要求的空间可以减小，并且可以节约贵重的半导体材料。由于仅使用一个多晶硅层，因此制造成本进一步减少。
另外，这样的浮栅的寄生电容比通常在浮栅晶体管中使用的由绝缘多晶硅层构成的浮栅的寄生电容小。
作为在从属权利要求中请求保护的本发明的优选实施例能够在用于集成电路的常用COMS(互补金属氧化物半导体)制造方法中插入用于这样的EPROM/EEPROM存储单元的制造步骤，而无需附加的开销。
本发明还涉及配备有用于控制显示器器件的装置的显示器器件，和涉及用于控制显示器器件的装置，该装置包括具有至少一个EPROM/EEPROM存储单元的非易失性半导体存储器，该EPROM/EEPROM存储单元包括浮栅晶体管和耦合电容器，所述浮栅晶体管包括场效应晶体管和多晶硅层，所述耦合电容器包括第一电极和第二电极以及插入在所述电极之间的电介质，所述耦合电容器的第一电极电耦合至浮栅晶体管的多晶硅层，所述浮栅晶体管的控制电极形成耦合电容器的第二电极。
本发明的这些和其它方面将通过参考下文描写的实施例进行说明。
附图中
图1是非易失性存储器的EPROM存储单元的平面图，图2是沿点划线A-A’的EPROM存储单元的示意性剖面图，和图3是沿点划线B-B’的EPROM存储单元的示意性剖面图。
例如液晶显示屏的显示器器件至少包括用于控制所述显示器器件的装置，例如集成电路。为了存储数据，用于控制显示器器件的装置可以包括具有一个或多个EPROM/EEPROM存储单元的非易失性半导体存储器。非易失性半导体存储器的EPROM存储单元包括浮栅晶体管和耦合电容器。EEPROM存储单元通常附加地包括存取晶体管。为了电寻址存储单元中的各个元件，非易失性半导体存储器包括线，即字线和位线。
浮栅晶体管包括场效应晶体管，优选是MOS(金属氧化物半导体)场效应晶体管和多晶硅层。更优选的是场效应晶体管是N沟道MOS场效应晶体管。场效应晶体管包括发射极(源)，集电极(漏)和控制电极。耦合电容器优选是包括两个金属电极的MIM(金属-绝缘体-金属)电容器。
包括至少一个EPROM/EEPROM存储单元的非易失性存储器可以利用例如CMOS技术加以制造。为了制造根据本发明的EPROM/EEPROM存储单元，可以使用CMOS工艺来形成，其中提供多晶硅层和两个或多个金属层。
图1是非易失性存储器的EPROM存储单元的平面图，该存储单元可以通过CMOS工艺加以制造，其中具体为多晶硅层和四个导电层，提供了所谓的互连层。EPROM存储单元包括浮栅晶体管和耦合电容器。图1示出了半导体衬底1，在半导体衬底1中掺杂的半导体区2、3，多晶硅层6，导电互连层8、10、12、14，以及导电接触孔(通孔)15、16、18、19、20、21，它们电互连单个层和区，例如多晶硅层6，掺杂的半导体区2、3以及互连层8、10、12、14。位于半导体衬底1、多晶硅层6和各个互连层8、10、12、14之间的电介质层在图1中没有示出。将各个EPROM存储单元的浮栅晶体管电绝缘的场氧化层也没有示出。
图2是沿图1所示的EPROM存储单元实施例的点划线A-A’的示意性剖面图。优选是n型掺杂的半导体区2、3被植入到优选是p型掺杂的半导体衬底1中。第一半导体区2是浮栅晶体管的集电极(漏)，第二半导体区3是浮栅晶体管的发射极(源)。在半导体衬底1上存在场氧化层4，其在半导体衬底1的有源区中，即在第一和第二半导体区2、3的区域中阻断。场氧化层4优选包括SiO2。第一电介质层5位于第一和第二半导体区2、3上以及在夹在所述区之间的半导体衬底1上和在场氧化层4上。多晶硅层6嵌入到第一电介质层5中。多晶硅层6优选包括掺杂的多晶硅并且以这样的方式嵌入到第一电介质层5中，即在半导体衬底1、或第一和第二半导体区2、3与多晶硅层6之间仅存在第一电介质层5材料的薄层。所谓的隧道氧化物区7很薄，使得电子能够从半导体衬底1到多晶硅层6隧穿或者从多晶硅层6到第一半导体区2隧穿。(Fowler-Nordheim隧道效应)。
依据第一电介质层5上的结构提供第一互连层8。第一互连层8被构造成使得该第一互连层8的一部分通过第一接触孔16电接触第二半导体区3，即发射极。此外，第一互连层8的另一部分通过第二接触孔15电接触第一半导体区2，即集电极。在该区中，第一互连层8充当寻址发射极和集电极的位线。
第二电介质层9位于第一电介质层5上和第一互连层8上。第二互连层10位于第二电介质层9上。所述第二互连层10通过第三接触孔18电连接到第一互连层8。第三电介质层11位于第二互连层10上。第三互连层12位于第三电介质层11上，所述第三互连层被构造成使得它充当耦合电容器的第一电极。第三互连层12被提供有第四电介质层13。被构造成充当浮栅晶体管的控制电极的第四互连层14被嵌入到第四电介质层13中。此外，第四互连层14用作耦合电容器的第二电极。通过合适地构造第四互连层14，可以实现所述互连层附加地充当控制该控制电极的字线。
在非易失性存储器的区域之外，第一互连层8和第二互连层10可以被构造成使得它们进一步形成用于控制显示器器件的装置的元件。这样的元件可以是例如用于非易失性半导体存储器阵列的列译码器、输入-输出芯片(I/O芯片)、SRAM(静态随机存取存储器)存储单元、ROM(只读存储器)存储单元或逻辑元件。
图3是沿图1所示的EPROM存储单元实施例的点划线B-B’的示意性剖面图。如图3所示，第三互连层12通过第四接触孔21电连接到第二互连层10，通过第五接触孔18电连接到第一互连层8，通过第六接触孔20电连接到浮栅晶体管的多晶硅层6。除此之外，第四接触孔21将第三互连层12连接到第二互连层10，第五接触孔18将第二互连层10连接到第一互连层8，第六接触孔20将第一互连层8连接到多晶硅层6。第三互连层12和多晶硅层6形成浮栅晶体管的浮栅。接触孔19在第四互连层14和第三互连层12的一部分之间建立电接触。
电介质层5、9、11、13优选包括SiO2、Si3N4或者这些材料的组合，并且优选利用例如PECVD(等离子体增强化学汽相淀积)工艺来提供。互连层8、10、12、14以及导电接触孔15、16、18、19、20、21优选包括作为导电材料的Ti/TiN/Al(Cu)。可选择的，互连层8、10、12、14的每一个可以包括不同导电材料。
在其它可能的EPROM存储单元的实施例中仅包括两个互连层和两个电介质层，一个互连层用作耦合电容器的第一电极，第二互连层用作耦合电容器的控制电极和第二电极。
凭借通常的过程和方法可以编程、擦除和读取根据本发明的EPROM/EEPROM存储单元。
权利要求
1.一种非易失性半导体存储器，包括至少一个EPROM/EEPROM存储单元，该存储单元包括浮栅晶体管和耦合电容器，所述浮栅晶体管包括场效应晶体管和多晶硅层，所述耦合电容器包括第一电极和第二电极以及插入在所述电极之间的电介质，所述耦合电容器的第一电极电耦合所述浮栅晶体管的多晶硅层，和所述浮栅晶体管的控制电极形成所述耦合电容器的第二电极。
2.根据权利要求1所述的非易失性半导体存储器，其特征在于所述耦合电容器是MIM(金属-绝缘体-金属)电容器。
3.一种配备有用于控制显示器器件的装置的显示器器件，该装置包括非易失性半导体存储器，该非易失性半导体存储器包括至少一个EPROM/EEPROM存储单元，该存储单元包括浮栅晶体管和耦合电容器，所述浮栅晶体管包括场效应晶体管和多晶硅层，所述耦合电容器包括第一电极和第二电极以及插入在所述电极之间的电介质，所述耦合电容器的第一电极电耦合所述浮栅晶体管的多晶硅层，和所述浮栅晶体管的控制电极形成所述耦合电容器的第二电极。
4.一种控制显示器器件的装置，该装置包括非易失性半导体存储器，该非易失性半导体存储器包括至少一个EPROM/EEPROM存储单元，该存储单元包括浮栅晶体管和耦合电容器，所述浮栅晶体管包括场效应晶体管和多晶硅层，所述耦合电容器包括第一电极和第二电极以及插入在所述电极之间的电介质，所述耦合电容器的第一电极电耦合所述浮栅晶体管的多晶硅层，和所述浮栅晶体管的控制电极形成所述耦合电容器的第二电极。
全文摘要
一种非易失性半导体存储器，包括至少一个EPROM/EEPROM存储单元，该存储单元包括浮栅晶体管和耦合电容器，所述浮栅晶体管包括场效应晶体管和多晶硅层，所述耦合电容器包括第一电极和第二电极以及插入在所述电极之间的电介质，所述耦合电容器的第一电极电耦合所述浮栅晶体管的多晶硅层，所述浮栅晶体管的控制电极形成所述耦合电容器的第二电板。本发明还涉及显示器器件和控制显示器器件的装置，它们均包括非易失性半导体存储器。
文档编号H01L29/792GK1550040SQ02816957
公开日2004年11月24日 申请日期2002年8月26日 优先权日2001年8月28日
发明者J·索罗德扎迪瓦, J 索罗德扎迪瓦 申请人:皇家飞利浦电子股份有限公司