专利名称：折叠式存储器层的制作方法
技术领域：
本发明涉及一种铁电体或驻极体的容量式存储器器件，其中铁电或驻极体存储器材料设置在分别包括第一和第二平行条状电极的第一和第二电极层之间，这两个平行条状电极形成一可寻址矩阵的存储器阵列的字线和位线，其中阵列的字线和位线彼此大致定向为直角，其中存储器单元限定在被夹在相应的相交的字线和位线之间的存储器材料容量内，并且多个存储器阵列设置在至少一个栈中，以便存储器阵列的至少一个栈实现具有容量结构的存储器器件。
在广泛意义上来说，本发明还涉及基于铁电薄膜的数据存储器和/或处理器件。
关于如本发明所教示的交织/折叠，不存在等同的直接相关的现有技术。然而，还是应该给出简要普通的背景技术，从而说明本发明的技术领或，并且将本发明置于技术背景中，以突出本发明的目的存储器芯片优于传统的磁性、光学和其它机械的存储器件，存储器芯片能够非常快速地进行读取和写入操作。另外，它们是固体状态，具有合理的低电耗，并且可以提供高速传送速度。不足的是，在存储信息方面它们的容量有限，以及每字节容量相应的高生产成本。由于定标问题和受限制的区域(典型的限制为1cm2/片)，因此这种状况在预知的将来不可能产生很大的改变。
基于混合式硅/聚合物芯片，已经开发了避免产生上述受限制的固态存储器的构思。该方法包括在硅基片上层叠聚合存储器膜的薄层，以及通过基片电路访问无源编址存储器层。然而，这种情况的问题是在栈中存储器层的数量典型的被限定为8-16层。增加这一数量在技术上是可能的，但是通常在实际上对于大多数市场应用是不可行的。这一电路的负面因素包括驱动器电路的额外开销和固定成本(特别是解码器和读出放大器)；由于增加的处理步骤数量降低了产量；当存储器层数大于记载范围时存在与平整度相关的问题；以及大量处理步骤增加了基础聚合物层受不利影响的风险，其结果是降低了性能。
就以下方面来说在混合式存储器构思上还存在不平衡，即制造硅部分是复杂的，需要先进的(虽然是标准化的)加工处理，而构造存储器栈自身是非常简单而低成本的处理过程，其可能在加工范围外来完成，使用非平版的工具。然而，如果这些栈构造在硅上，那么上面所列出的因素组合起来就会使该栈变得比期望的要昂贵得多，而且容量有限，例如，使用两个或几个芯片来实现相同的容量实际上更加昂贵。
另外，所使用的在硅上沉积存储器膜的过程实际上受到简单旋压涂敷的限制。该沉积技术具有几个优点，但是也会产生不希望的副作用，比如产生大于理想状态的内部压力，在控制膜的形态和一致性方面的问题，等等。用来改善形态的过程是膜的拉伸，其不适用于混合形式的情况，另一个过程是在高压下对膜进行退火，(当使用旋转涂敷(和象硅一样的刚性基片)时)这也不是非常适合的。
由于涉及基于硅器件的面积限制，唯一可行的布线图案制作方法是标准光刻技术，即高分辨率线路间距。这实现了低成本、如喷墨打印的非平版布线图案制作工具、以及微型图案制作。
另外一个涉及混合式构思的问题是封装，尤其是焊接，其需要温度比融化聚合物的温度高得多(高于60摄氏度)。当暴露于高于其融化温度的温度时，所述聚合物不一定被破坏，但是需要重加工(重新退火)，以便恢复膜特性。更麻烦的是电极/膜界面发生的问题，当聚合物变成液态时该界面很容易被破坏。如果包括多层栈的话，就会出现以上的问题。
膜的特性还明显的受电极施加的影响，例如，顶电极的沉积会对底电极界面产生负面影响，例如通过切断不希望的离子传送，其可以启动聚合膜中的疲劳过程。还会诱发形态上的链缺陷。
因此针对上述不足，本发明的第一目的在于，为固态以薄膜为基础的器件提供新的结构，借此可以通过在密集容量结构中层叠单独的层，可扩大可用于数据存储和/或处理的有效区域。
本发明的第二目的是规定了这样的层叠是如何以实际方式实现的，而同时通过有限数量的从栈外部可访问的电连接为栈内的位置提供独立的可寻址性能。
本发明的第三目的是提供栈，其包括多重矩阵，其中每一个矩阵包括大量薄膜单元，所述单元可以借助无源矩阵寻址可单独地连接。
本发明的第四目的是以模块化单元形式提供单独的栈，其适于集成到具有特殊功能的器件中，和/或集成到添加了两个或更多分离层叠单元的更大的单元中。
本发明的第五目的是将层叠构思应用于数据存储和/或处理器件的制造中，该数据存储和/或处理器件包含需要相互不兼容的处理步骤的子单元。
上述目的和更多的特征和优点可以用依据本发明所述的存储器器件来实现，其中存储器阵列的栈由两个或多个彼此折叠和/或交织的带状结构形成，每一个带状结构包括不传导材料制成的柔性基片，分别设置在该基片的每一表面上的第一和第二电极层，每一电极层包括沿带状结构延伸的平行的条状电极，以及覆盖在其电极层中的一个电极层之上并且在带状结构的边缘之间连续延伸的存储器材料层，由此该栈的每一存储器阵列由一对相邻带状结构的重叠部分形成，该一对相邻带状结构折叠和/或交织成便于它们以大致正交的关系相交，并且由此在栈中的存储器阵列的字线和存储器层包含在第一对相邻带状结构中，而位线包含在第二对相邻带状结构中。
本发明更多的特征和优点将由从属权利要求来限定。
现在将参考优选实施例和附图，以更详细地描述本发明，在附图中
图1a示出了在本发明中所使用的带状结构的纵向横截面图，图1b它的横向截面图，图1c两个彼此相交并接触的带状结构，其构成了重叠区域的存储器阵列，图2a是根据本发明的带状结构实施例的例子，图2b是具有与图2a相同带状结构的本发明的实施例的例子，图3a，3b是图2b中第一和第二栈各自的相交部分，图4a用图表说明了在前面和背面具有连接区域的带状结构，和图4b说明了根据本发明另一个实施例，如何提供带状结构来构成层叠存储器层。
根据本发明，如图1a和1b所示，提供具有可弯曲材料(例如聚合物或金属)的载体基片3的带状物，在带状物的一个表面上(在纵向方向上)涂敷有在平行电极2上的存储器膜薄层，而带状物的反面具有相似的结构或者仅仅是平行电极4的一层，由此整个实施例构造成本发明中所使用的带状结构R(此后仅将其称为“带状物”)。
存储器膜4具有寻址、电荷存储(双稳态)和/或切换性能，以允许存储器矩阵进行无源寻址，并且通过两个或更多相互接触并且定向成彼此成大约为90°的带状物的合适的配置，从而使得存储器单元由位于相交电极2；4之间的存储器膜1构造成。
根据本发明的一个优选实施例，两个或更多带状物R层叠在一起，以便在每一个界面部分处，存储器阵列M形成在相邻的带状物之间，而且通过顶电极和底电极2；4以及其间的存储器膜1来表示。这一内容在图1c中进行了说明，其中示出了两个带状物Rk，Rk+1之间的交叉，其可以构造成更大栈的一部分。带状物R可以具有任意宽度，并且定向成彼此之间成90°，以便所获得的栈具有方块/立方(芯片状)形状。图2a示出了是如何将带状物R2抵靠带状物R1层叠起来，将带状物R3抵靠带状物R2层叠起来，如此类推，直到将带状物R10抵靠带状物R9层叠起来。
在图2a中，奇数带状物R1，...R9形成第一子集或组合X1，而偶数带状物R2，...R10形成与第一子集成直角的第二子集或组合X2。所得到的存储器阵列形成一栈S。
带状物重叠部分例如在高真空/高压下通过退火处理被层叠在一起。通过使用类似的结构；即存储器膜抵靠存储器膜的结构，可显著地减少涉及层叠处理的兼容性的问题。
在可选的实施例中，带状物可根据多种模型进行折叠，包括六角形，椭圆，圆形/环形或螺旋形，例如如图2b所示。可以产生“交织”线，其还用于织物结构中，等等。使用这种方法使得构造大区域结构成为可能。因此能够将存储器作为在弯曲表面或其它表面上的“顶涂层”等集成到其它装置中，例如集成到移动电话中。
配置在第一子组或组合X1上的带状物R1，...R9，和配置在第二子集或组合X2上的带状物R2，...R10，被应用在依据本发明的存储器器件中。这样的存储器设备的实施例如图2b所示，其中形成如虚线边框所表示的两个不同的层叠结构S1和S2。每一个带状物R1-R10被弯曲，以便相对于在栈S1中的带状物序列，成对的奇数和偶数编号的带状物在栈S2中排列。这意味着，例如栈S1中的最低的带状物R9向上弯曲与带状物R10成对，而例如栈S1中的与带状物R10成对的带状物R1向下弯曲与栈S2中的带状物R2成对。
如果图2b中的实施例被认为是根据本发明设备中的带状物配置的俯视图，本领域技术人员将可以清楚地理解，位移和交错的组合排列将提供一种有效的结构，其显著地有助于使得形成每一个栈的分离的存储器阵列M之间的电容串音干扰或不期望的耦合减至最小。在没有严重的不希望的干扰的情况下，即没有严重降低信号(例如输出信号)的噪声系数的干扰，不仅可以访问栈中的存储器阵列的每一个单个的存储器单元，即写入或读出，而且另外可以实现阵列中所有存储器单元的平行寻址，并且如果需要，栈中所有的所需存储器阵列也是可行的，而同时始终保持任何干扰最小化。
分别在图3a，3b的横截面中有利于示出更多根据本发明存储器器件中的栈S1，S2的配置。在栈S1(图3a)中第一带状物R9相对于第二带状物R2正交地设置，而带状物R9中的第二电极2此刻被认为是存储器阵列M1中的字线，同时位线由带状物R2中的电极4提供，等等。换句话说，存储阵列M包括栈S中的相邻的相应带状物对Rk，Rk+1的一部分，并由栈S中的相邻的相应带状物对Rk，Rk+1的一部分形成。如图3b中所示的栈S2与图3a中的栈S相似，但是相邻的带状物对R的方向这时是旋转了90°角的，以便保持栈S1中连续带状物的垂直相交。参见图2b可以了解，每一个奇数带状物R1，...R9的第一组合X1，和带状物R2，...R10的第二组合X2符合沿横向(即，并排配置)设置的具有相应的配置和定向的带状物的相邻组合的形式，以便附加的层叠结构S可以在组合X1，X2交叉处形成。如果需要，带状物的附加组合还可以设置成交错排列配置。此外，参见图2b的配置的构思还可以了解，在存储器阵列的相邻栈之间交错排列的方向可以颠倒，即例如栈S1中的带状物R9仍与栈S2中的带状物R10配成对，而此刻位于栈S2中带状物R1的投影位置，同时当然带状物R1仍旧与栈S2中的带状物R2配成对，只是此刻如图2b的带状物R9位于投影位置，等等。这当然意味着，相似的考虑也适用于偶数组合X2的带状物R2，...R10的带状物交错排列。那么，通过电极2；4长度所测量，带状物R到一个栈中的存储器器阵列M和另一个栈中的存储器器阵列M之间的距离就是相同的。
在带状物的末端，可以设置有连接并接触的装置，如图4a和4b所示。这将使得例如电极2；4无源地连接到一在下方的且未示出的硅芯片的垫片上，在这种情况下，需要允许一特定程度的不对准的充分冗余。可选的是，或除此之外，基于薄膜晶体管(TFT)的某种(例如解码器/发送器)电路设置在电极末端，以便降低接触点的数量，便于更加稳固的连接。这样的加强结构不仅可以允许更加密集的电极图案，而且由此增加了存储密度，而还允许由终端用户折叠(和封装)要连接到硅芯片(或垫片)上的存储器栈，由此开发非常低成本的附加存储器模块。
这一构想的另一改善是提供在带状物终端操作存储器所需的所有驱动器电路，包括传感电路。这将折叠式存储器栈完全转换成自身维持的单元。
还有其它的改善就是在带状物上均匀地设置所需电路，直接与每一个单独存储器阵列(在一侧)接触，以便作为行和列驱动器/解码器，而且仅仅将这些中的每一个与带状物上的通用总线/通信协调器相接，然后与外部硬件通过有线或无线连接进行通信。
当在支撑基片上使用硅或硅/TFT电路时，在附着到在下方的未示出器件基片表面的联接垫片上之前，如图4b所示，通过将一个表面终端弯曲到另一个之上，使得带状物表面与硅驱动器电路连接。如果所有驱动器电路都被构造在带状物上，那么就不需要这样的弯曲。
以这种方式构建的得到的存储器栈M代表了解决本说明书开始部分所讨论问题的新方法和解决方案。基本的架构观点是，由于每一个存储器阵列M被构建在单独基片上，所以问题大概都被简化成那些涉及构建单层存储器的问题。这将涉及用单独带状物表示的简单模块子单元，其在以可定标方式被组装成栈之前，可以被构造在特殊结构器件中。
该构思允许使用非常大量的可层叠存储器带状物，在硅或混合式硅/TFT电路情况下对“硅不动产(silicon real estate)”访问的唯一的限制，在“带状物(所有TFT)上的所有电路”情况下不存在的限制。这直接转化为非常大的存储器容量，或者在所有TFT情况下转化为任意大小的存储器容量。
由于所述方法大部分接近于处理一单层存储器，因此尽管不是全部，但是涉及多层处理的工艺和温度的兼容性消失。
类似的，通过避免顶电极直接沉积在存储器膜上，从而防止了这一过程可能的不利影响。其它膜形态学上的有利影响是在烘干前利用膜延伸的可能性，由此确保了更加有序的晶体结构。可选择的旋压涂敷的沉积技术也可以对膜形态起到有利影响，例如浸渍涂敷/刮板装置叶片/新月形涂层。
由于可用区域较大，可以实行不严格的图案化处理，以允许非光刻工具的使用，并实现了真正的逐卷处理。这再一次充分的降低了生产成本。
可以识别的大部件尺寸还改进了关于单元信号的信号噪声比例，仅仅因为单元尺寸增大了许多。这将允许在膜厚度等方面的更多改变，由此，降低了涉及在柔性基片上处理存储器结构的潜在的问题。
在器件被构建在硅芯片上的情况下，由于在附着聚合物之前可以对硅部分进行处理和焊接，使高温封装更易于实现了。
权利要求
1.一种铁电体或驻极体容量式存储器器件，其中铁电体或驻极体存储器材料(1)设置在分别包括第一和第二平行条状电极的第一和第二电极层(2；4)之间，所述平行条状电极形成一可寻址矩阵的存储器阵列(M)的字线(2)和位线(4)，其中该阵列的字线(4)和位线(2)定向为彼此大致成直角，其中存储器单元限定在被夹在相应的相交的字线(2)和位线(4)之间的存储器材料(1)的容量内，并且多个存储器阵列设置在至少一个栈(S)中，以便存储器阵列的至少一个栈实现具有容量结构的存储器器件，其特征在于，存储器阵列(M)的栈(S)由两个或多个彼此折叠和/或交织的带状结构(R)形成，每一个带状结构(R)包括不传导材料制成的柔性基片(3)，分别设置在该基片的每一表面上的第一和第二电极层(2；4)，每一电极层包括沿带状结构(R)延伸的平行的条状电极，以及覆盖在其电极层中的一个电极层之上并且在带状结构的边缘之间连续延伸的存储器材料层(1)，由此该栈(S)的每一存储器阵列(M)由一对相邻带状结构(R)的重叠部分形成，该一对相邻带状结构折叠和/或交织成便于它们以大致正交的关系相交，并且由此在栈(S)中的存储器阵列(M)的字线(2)和存储器层(1)包含在第一对相邻带状结构(R)中，而位线(4)包含在第二对相邻带状结构中。
2.根据权利要求1所述的铁电体或驻极体容量式存储器器件，其特征是，该栈(S)的每隔一个的存储器阵列(M)设置成彼此交错排列的配置。
3.根据权利要求1所述的一种铁电或驻极容量的存储器设备，其中设置不只一个栈(S)，其特征是，带状结构(R)以这样方式折叠和/或交织，即，以便实现逐个栈的连续带状结构的成对排列。
4.根据权利要求1所述的铁电体或驻极体容量式存储器器件，其特征是，带状结构(R)布置在其两个或多个子集中，其中从顶栈的角度看，在每个给定子集中带状结构(R)定向成彼此平行的，并且不平行于在另一不同的栈中的带状结构。
5.根据权利要求4所述的铁电体或驻极体容量式存储器器件，其特征是，来自至少两个子集(X)中的每一个子集的至少一个带状结构(R)在一侧上设置有纵向电极(2；4)，而在另一侧上设置有一全局存储器膜。
6.根据权利要求4所述的铁电体或驻极体容量式存储器器件，其特征是，带状结构(R)和它的子集(X)的数量如此选择，即，使得与栈(S)的给定功能相匹配的带状结构的长度最小化。
7.根据权利要求1所述的铁电体或驻极体容量式存储器器件，其特征是，每一个带状结构(R)已经在其截面中和/或在其一个或两个表面上用绝缘的和/或导电的和/或半导体层以及结构来预制并制备。
8.根据权利要求1所述的铁电体或驻极体容量式存储器器件，其特征是，在栈(S)中的两个或多个带状结构(R)在带状结构的一个或两个表 面上具有一组电极(2；4)，该电极延伸该带状物的长度。
9.根据权利要求8所述的铁电体或驻极体容量式存储器器件，其特征是，通过在或接近一个或两个带状结构(R)的末端将每一个电极连接到结合有有源和/或无源电路的一接触范围或区域上，可以以电方式访问每一个电极(2；4)，所述接触范围反过来带电或光学连接到带状结构外部的电路上。
10.根据权利要求1所述的铁电体或驻极体容量式存储器器件，其特征在于，栈(S)包括至少两个不同类型的带状结构。
11.根据权利要求1所述的铁电体或驻极体容量式存储器器件，其特征在于，栈(S)中的至少一个带状结构(R)在其一个或两个表面上具有全局绝缘表面。
12.根据权利要求1所述的铁电体或驻极体容量式存储器器件，其特征在于，栈(S)中的至少一个带状结构(R)具有不同于其它带状结构(R)的长度。
全文摘要
在铁电体或驻极体容量式存储器器件中，具有夹在第一和第二平行条状电极的第一和第二电极层(2；4)之间提供的一存储器材料，该电极形成一矩阵可寻址存储器阵列(M)的字线(2)和位线(4)。存储器单元限定在相交字线(2)和位线(4)之间的存储器材料(1)中，而且在一个层叠配置中提供大量存储器阵列。存储器阵列(M)的栈(S)由两个或更多彼此折叠和/或交织的带状结构(R)组成。每一个带状结构(R)包括不传导材料制成的可弯曲基片(3)，和在基片的每一表面上提供的第一和第二电极层(2；4)，并且每一电极层包括沿带状结构(R)扩展开的平行的条状电极。存储器材料层(1)覆盖在一个电极层之上，借此通过重叠相邻成对的带状结构(R
文档编号H01L21/8246GK1596448SQ02823843
公开日2005年3月16日 申请日期2002年11月29日 优先权日2001年11月30日
发明者H·G·古德森, P·-E·诺达尔 申请人:薄膜电子有限公司