专利名称：具有均匀导通设计的静电放电防护电路的制作方法
技术领域：
本发明有关于一种静电放电防护电路，特别是有关一种具有均匀导通多指状晶体管的设计的静电放电防护电路。
背景技术：
在骤回崩溃机制(snapback mechanism)下，N型金氧半晶体管(以下简称NMOS)是为一种有效的静电放电防护装置。当静电放电发生(ESDzapping)时，骤回崩溃机制会致使NMOS传导一个大静电放电电流(ESDcurrent)于其汲极与源极之间。为了承受足够高的静电放电电流以达到集成电路对静电放电的防护规格(人体放电模式2000V)，该NMOS组件经常具有大的组件尺寸，而大尺寸的NMOS组件在集成电路布局上，一般都是绘制成多指状(finger)结构，以节省所占用的布局面积。而NMOS的所有多指状元件在静电放电轰击之下，由于NMOS的多指状元件的寄生NPN晶体管的骤回崩溃速度不同，经常只有其中一指状元件的NPN晶体管先导通来排放瞬间的静电放电电流，而其它指状元件却未启动来协助排放静电放电电流，因此该先导通的指状元件会先被静电放电电流烧毁，这导致具有大尺寸的NMOS组件的ESD耐受力，并不会随着组件尺寸增大而等比增加。因此，如何促使大尺寸的NMOS多指状元件能够均匀地导通来共同排放ESD电流，成为ESD防护设计上的挑战。
图1为传统闸极接地的NMOS(GGNMOS)或门极接VDD的PMOS(GDPMOS)的静电放电防护设计的布局俯视图。图2为多指状闸极接地的NMOS(GGNMOS)的示意图。NMOS晶体管的汲极接到接合垫，NMOS晶体管的闸极与源极都接地(VSS)，所有NMOS晶体管皆并联连接。图3a表示上述多指状GGNMOS的等效电路，且图3b表示其剖面图。由于最中间的指状元件(finger)到防护圈(guard ring)具有最长的间距，因此其等效基板电阻(equivalent substrate resistance)Rsub最大。由于每一个指状元件的基板电阻都不同，时常会造成ESD防护电路中多指状NMOS装置(multiple-finger)不均匀导通的问题。
图4表示GGNMOS的骤回崩溃I-V曲线。于ESD事件中，当寄生的侧向双载子晶体管(parasitic lateral bipolar)导通时，就会发生骤回现象(snapback phenomenon)。指状元件的一者会先被导通，接着操作电压会被拉低到握住电压(holding voltage)，而其余的指状元件将不会导通。因此，就算指状元件的数目增加，ESD耐受力(ESD level)也不会增加。此种不均匀导通的影响表示于图4b中，就算组件宽度(device width)增加，ESD耐受力也不会随着持续增加。
图5表示多指状GGNMOS于ESD应力下的导通行为模式(turn-onbehavior)。于A点时，为正常状态下没有ESD突波，因此GGNMOS会保持截止。于B点至D点时，当ESD突波增加，因为GGNMOS的闸极接地没有通道产生，因此GGNMOS仍然会保持截止。于E点到F点时，ESD突波继续增加，汲极侧会产生崩溃现象，且在中间的寄生侧向双载子接面晶体管会被触发，而产生骤回崩溃效应。因此，其余的指状元件将不会导通，且静电放电电流(ESD current)仅会借由导通的指状元件流到接地去。这就是所谓多指状MOSFETs的不均匀导通现象。于G点至J点时，当ESD突波继续增加，靠近中间的指状元件已经完全导通了，但是离中间比较远的指状元件却都仍然保持截止。故，即使该NMOS具有很大的尺寸，但由于在ESD轰击时只有少数指状元件会导通，因此这个NMOS将只具有很低的ESD防护能力(ESD robustness)。
如图6所示，为了解决此不均匀导通的问题，是加上了源极电阻及汲极电阻(Rs1-Rsn、Rd1-Rdn)。举例来说，当指状元件F2导通时，就会产生一个Vsi2的电位。此电位会被传送到指状元件F3的闸极，只要没有电流流通指状元件F3，电位Vsi3将为零，且因此指状元件F3的闸源极之间将存在一个偏压Vgs3。当此偏压Vgs3超过指状元件F3的临界电压时，指状元件F3将会被完全地导通。这个相同的机制将引发一个骨牌效应，将其余指状元件一个接着一个地导通。
然而，前述的ESD防护电路通常仍无法均匀地导通，因此需要一个ESD防护电路能够具均匀地导通的特性，保证起初至少有一个指状元件会被导通，然后其余指状元件肯定会因它而触发导通，借此提升集成电路的静电放电耐受力(ESD susceptibility)。
发明内容
本发明的首要目的，是在于提供一具有均匀导通能力的ESD防护电路。
为达成上述目的，本发明提供一种具有均匀导通设计的静电放电防护电路，于静电放电发生时，可以均匀导通的多指状MOS晶体管，以传导一个大电流。因此，提升此ESD防护电路的ESD耐受力。于本发明的ESD防护电路中，指状MOS晶体管是于源极侧加上电感或电阻，且提供回授电路来均匀地触发指状MOS晶体管。当静电放电发生时，由于布局或其它因素，起初一指状MOS晶体管会被触发至骤回崩溃区，于此指状MOS晶体管源极上的电感或电阻上产生一电压降，且借由回授装置传送到其余指状MOS晶体管的闸极，以促使其余指状MOS晶体管导通。因此，起初至少一个指状MOS晶体管会被导通，且其余指状MOS晶体管毫无疑问地会因它被触发导通。本发明是解决了不均匀导通的问题，所有指状MOS晶体管会均匀地导通，增进了集成电路的ESD耐受力。
本发明是提供一具有均匀导通设计的静电放电防护电路，适用于具有一输入/输出接合垫(I/O pad)的一集成电路，具有一第一型MOS晶体管包含复数串接的指状元件，其中每一个指状元件具有一汲极耦接到上述输入/输出接合垫，以及一源极耦接到下一指状元件的闸极，并借由一电感耦接至一第一准位，一第一指状元件的闸极是耦接到一最末的指状元件的源极。
本发明是提供一具有均匀导通设计的静电放电防护电路，适用于具有一输入/输出接合垫的一集成电路，具有一第一型MOS晶体管包含复数串接的指状元件，其中上述复数指状元件具有汲极耦接到上述输入/输出接合垫，闸极耦接在一起，以及复数二极管耦接于复数指状元件的源极与闸极之间。
图1为传统闸极的接地NMOS(GGNMOS)或门极接VDD的PMOS(GDPMOS)的静电放电防护设计的布局俯视图；图2为多指状闸极的接地NMOS(GGNMOS)的示意图；图3a表示多指状GGNMOS的等效电路；图3b表示图3a的剖面图；图4a为GGNMOS的I-V曲线示意图；图4b用以说明ESD防护电路的信道宽度与其ESD耐受力的依存关系；图5用以说明多指状GGNMOS的导通行为模式；图6为传统具有均匀导通设计的多指状GGNMOS的示意图；图7所示为适用于一输入接合垫的具有均匀导通多指状NMOS设计的一个静电放电防护电路，且该多指状晶体管具有复数源极电感；图8所示为适用于一接合垫的一具有均匀导通多指状PMOS设计的静电放电防护电路，且该多指状晶体管具有复数源极电感；图9所示为适用于一输入接合垫的具有均匀导通多指状NMOS与PMOS设计的一个静电放电防护电路，且该多指状晶体管具有复数源极电感；图10所示为适用于电源线(power rail)静电放电防护的一具有均匀导通多指状NMOS设计的静电放电防护电路，且该多指状晶体管具有复数源极电感；图11中所示为适用于输入接合垫的具有均匀导通多指状NMOS设计的一个静电放电防护电路，且该多指状晶体管具有复数源极电感；图12中所示为适用于输入接合垫的具有均匀导通多指状PMOS设计的一个静电放电防护电路，且该多指状晶体管具有复数源极电感；图13中所示为适用于电源线(power rail)静电放电防护的一具有均匀导通多指状NMOS设计的静电放电防护电路，且该多指状晶体管具有复数源极电感；图14中所示为适用于输出接合垫的具有均匀导通多指状NMOS设计的一个静电放电防护电路，且该多指状晶体管具有复数源极电感；图15中所示为适用于输出接合垫的具有均匀导通多指状PMOS设计的一个静电放电防护电路，且该多指状晶体管具有复数源极电感；图16所示为适用于一输入接合垫的具有均匀导通多指状NMOS与PMOS设计的一个静电放电防护电路，且该多指状晶体管具有复数源极电感；图17所示为适用于一输出接合垫的具有均匀导通多指状NMOS与PMOS设计的一个静电放电防护电路，且该多指状晶体管具有复数源极电感；图18所示为适用于一输入接合垫的具有均匀导通多指状NMOS与PMOS设计的一个静电放电防护电路，且该多指状晶体管具有复数源极电感；图19所示为适用于一输入接合垫的具有均匀导通多指状NMOS与PMOS设计的一个静电放电防护电路，且该多指状晶体管具有复数源极电阻；图20所示为适用于一输出接合垫的具有均匀导通多指状NMOS与PMOS设计的一个静电放电防护电路，且该多指状晶体管具有复数源极电阻；图21所示为适用于一输入接合垫的具有均匀导通多指状NMOS与PMOS设计的一个静电放电防护电路，且该多指状晶体管具有复数源极电阻。
符号说明PAD、200、201接合垫Rusb等效基板电阻F1-Fk、FN1-FNk、FP1-FPk指状元件G1-Gk、GN1-GNk、GP1-GPk闸极Rd1-Rdn汲极电阻Rs1-Rsn源极电阻Si1-Sin源极Lsn1-Lsnk、Ls1-Lsk、Lp1-Lpk、Ln1-Lnk源极电感RG、RGp、RGn电阻D1-Dk、Dp_1-Dp_k二极管100、101前级驱动器INV1、INV2反相器GL共闸极线
具体实施例方式
为了让本发明的上述和其它目的、特征、和优点能更明显易懂，下文特举一较佳实施例，并配合所附图示，作详细说明如下本发明揭露一具有均匀导通多指状MOS晶体管(multiple fingers)的静电放电防护电路，能够于静电放电发生时，传导一个大电流。在本发明的ESD电路中，指状MOS晶体管(finger MOS transistor)的触发机制是借由连接到源极的电感或电阻来实现，并且借由回授电路来均匀地触发所有的指状MOS晶体管。当静电放电发生时，由于其布局或其它因素，起初一指状MOS晶体管会先被触发到骤回崩溃区中。接着，耦接在上述指状MOS晶体管源极的电感或电阻上会产生一电压降，且借由回授电路传送至其余指状MOS晶体管的闸极，以促使其余指状MOS晶体管导通。因此，起初至少一指状MOS晶体管会导通，其余指状MOS晶体管肯定会被它导通。故本发明可以解决不均匀导通的问题，以提升集成电路的ESD耐受力。
第一实施例如图7所示，为耦接于一输入接合垫(input pad)的具有均匀导通多指状NMOS设计的一个静电放电防护电路，且该多指状晶体管具有复数源极电感。此静电放电防护电路，适用于一集成电路，包含一具有复数并联的指状元件F1-Fk的NMOS晶体管。指状元件Fi(1＜i＜k)各具有一汲极耦接至输入接合垫200，以及一源极耦接到下一个指状元件Fi+1的闸极，并且借由一电感Lsi(1＜i＜k)耦接至电位VSS。此外，第一指状元件F1的闸极是耦接到最后一个指状元件Fk的源极。
于直流(DC)操作情形下，电感Ls1-Lsk皆具有零阻抗。指状元件F1-Fk的闸极G1-Gk，源极皆连接到电位VSS，并且汲极皆连接到输入接合垫(input pad)200。因此，于直流操作下，NMOS晶体管会处于截止状态。于一PS形式(positive-to-Vss mode)的ESD应力发生时，举例来说，指状元件F2会被触发而产生一个电位Vsn_2，此电位Vsn_2会被传送到指状元件F3的闸极G3。只要没有电流流经指状元件F3，电位Vsn_3就会为零，因此指状元件F3的闸源极之间将有一偏压Vgs3存在。当此偏压Vgs3超过指状元件F3的临界电压时，指状元件F3会被完全地导通。这个相同的机制将引发一个骨牌效应，将其余指状元件一个接着一个地导通。因为在静电放电发生时(ESD zapping)，所有电感Ls1-Lsk的阻抗会很高，所以NMOS晶体管的所有指状元件将会很快被导通。
如图8所示，为耦接于一接合垫(pad)的一具有均匀导通多指状PMOS设计的静电放电防护电路，且该多指状晶体管具有复数源极电感。此静电放电防护电路，适用于一集成电路，包含一具有并联的指状元件F1-Fk的PMOS晶体管。指状元件Fi(1＜i＜k)各具有一汲极耦接至输入接合垫(input pad)200，以及一源极耦接到下一个指状元件Fi+1的闸极，并且借由一电感Lsi(1＜i＜k)耦接至电位VDD。此外，第一指状元件F1的闸极会耦接到最后一个指状元件Fk的源极。
于直流(DC)操作情形下，电感Ls1-Lsk皆具有零阻抗。指状元件F1-Fk的闸极G1-Gk，源极皆连接到电位VDD，并且汲极皆连接到输入接合垫200。因此，于直流操作下，PMOS晶体管会处于截止状态。于一NS形式(negative-to-VDD mode)的ESD应力发生时，举例来说，指状元件F2会被触发而产生一个电位Vsp_2，此电位Vsp_2会被传送到指状元件F3的闸极G3。只要没有电流流经指状元件F3，电位Vsp_3就会为零，且指状元件F3的闸源极之间将有一偏压Vgs3存在。当此偏压Vgs3超过指状元件F3的临界电压时，指状元件F3会被完全地导通。这个相同的机制将引发一个骨牌效应，将其余指状元件一个接着一个地导通。因为在ESD轰击(ESD zapping)之下，所有电感Ls1-Lsk的阻抗会很高，所以PMOS晶体管的所有指状元件将会很快被导通。
如图9所示，为耦接于一输入接合垫(input pad)的具有均匀导通多指状NMOS与PMOS设计的一个静电放电防护电路，且该多指状晶体管具有复数源极电感。上述静电放电防护电路适用于一集成电路，包含一具有并联的指状元件FN1-FNk的NMOS晶体管，以及一具有并联的指状元件FP1-FPk的PMOS晶体管。指状元件FN1的闸极GN1会借由一电阻RGn连接到电位VSS。指状元件FNi(1＜i＜k)各具有一汲极耦接至输入接合垫200，以及一源极耦接到下一个指状元件FNi+1的闸极GNi+1，并且借由一电感Lni(1＜i＜k)耦接至电位VSS。此外，指状元件FNk的源极会耦接至指状元件FN1的闸极GN1。同样地，指状元件FP1的闸极GP1会借由一电阻RGp连接到电位VDD。指状元件FPi(1＜i＜k)各具有一汲极耦接至输入接合垫200，以及一源极耦接到下一个指状元件FPi+1的闸极GPi+1，并且借由一电感Lpi(1＜i＜k)耦接至电位VDD。此外，指状元件FPk的源极会耦接至指状元件FP1的闸极GP1。
于一PS形式(positive-to-Vss mode)的ESD应力发生时，举例来说，指状元件FN1会先被触发而产生一个电位Vsn_1，此电位Vsn_1会被传送到指状元件FN2的闸极GN2。只要没有电流流经指状元件FN2，电位Vsn_2就会为零，因此指状元件FN2的闸源极之间将有一偏压Vgs2存在。当此偏压Vgs2超过指状元件FN2的临界电压时，指状元件FN2会被完全地导通。这个相同的机制将引发一个骨牌效应，将其余指状元件FN1-FNK一个接着一个导通。于一NS形式(negative-to-VDD mode)的ESD应力发生时，举例来说，指状元件FP1会被触发而产生一个电位Vsp_1，此电位Vsp_1会被传送到指状元件FP2的闸极GP2。只要没有电流流经指状元件FP2，电位Vsp_2就会为零，因此指状元件FP2的闸源极之间将有一偏压Vgs2存在。当此偏压Vgs2超过指状元件FP2的临界电压时，指状元件FP2会被完全地导通。这个相同的机制将引发一个骨牌效应，将其余指状元件(FP1-FPk)一个接着一个地导通。
如图10所示，为用于电源线(power rail)静电放电防护的一具有均匀导通多指状NMOS设计的静电放电防护电路，且该多指状晶体管具有复数源极电感。图10中的ESD防护电路与图7中的相似，除了输入接合垫200以电源线VDD取代，以及指状元件F1的闸极G1借由一电阻RGn耦接到电位VSS。
如图11所示，为用于输入接合垫的具有均匀导通多指状NMOS设计的一个静电放电防护电路，且该多指状晶体管具有复数源极电感。此静电放电防护电路，适用于具有一输入接合垫200的一集成电路，且此ESD防护电路包含具有复数个指状元件F1-Fk的NMOS晶体管。指状元件F1-Fk皆具有汲极耦接到输入接合垫200，源极借由源极电感Ls1-Lsk耦接到电位VSS，且所有闸极皆耦接在一起。二极管D1-Dk是分别地耦接于指状元件F1-Fk的源极与闸极G1-Gk之间，二极管D1-Dk的阳极耦接到指状元件F1-Fk的源极，其阴极耦接到指状元件F1-Fk的闸极G1-Gk。一电阻RG是耦接于所有指状元件F1-Fk的闸极G1-Gk与电位VSS之间。二极管D1-Dk用以控制连接到指状元件F1-Fk的闸极G1-Gk的共闸极线(commongate line)GL。举例来说，若起初指状元件F2被触发，则会产生一电压降跨在电感Ls2之上。因此，对应的二极管D2则为顺向偏压，其余的二极管则为反向偏压以防止共闸极线GL上电荷的大量减少。于是流经二极管D2流向共闸极线GL的电流，会对所有指状元件F1-Fk的闸极充电，因此所有指状元件F1-Fk会被同时导通。
如图12所示，为用于输入接合垫的具有均匀导通多指状PMOS设计的一个静电放电防护电路，且该多指状晶体管具有复数源极电感。此静电放电防护电路，适用于具有一输入接合垫200的一集成电路，且此ESD防护电路包含具有复数个指状元件F1-Fk的PMOS晶体管。指状元件F1-Fk皆具有汲极耦接到输入接合垫200，源极借由源极电感Ls1-Lsk耦接到电位VDD，且所有闸极皆耦接在一起。二极管Dp_1-Dp_k是分别地耦接于指状元件F1-Fk的源极与闸极G1-Gk之间，二极管Dp_1-Dp_k的阴极耦接到指状元件F1-Fk的源极，其阳极耦接到指状元件F1-Fk的闸极G1-Gk。一电阻RGp是耦接于所有指状元件F1-Fk的闸极G1-Gk与电位VDD之间。
二极管Dp_1-Dp_k用以控制连接到指状元件F1-Fk的闸极G1-Gk的共闸极线(common gate line)GL。举例来说，若起初指状元件F2被触发，则会产生一电压降跨在电感Ls2之上。因此，对应的二极管Dp_2则为顺向偏压，其余的二极管则为反向偏压以防止共闸极线GL上电荷的大量减少。于是流经二极管Dp_2流向共闸极线GL的电流，会对所有指状元件F1-Fk的闸极充电，因此所有指状元件F1-Fk会被同时导通。
如图13所示，为用于电源线(power rail)静电放电防护的一具有均匀导通多指状NMOS设计的静电放电防护电路，且该多指状晶体管具有复数源极电感。图13中的ESD防护电路与图11中的相同，除了输入接合垫200以电源线VDD取代。
如图14所示，为用于输出接合垫的具有均匀导通多指状NMOS设计的一个静电放电防护电路，且该多指状晶体管具有复数源极电感。此静电放电防护电路，适用于具有一输出接合垫201的一集成电路，且此ESD防护电路包含具有复数个指状元件F1-Fk的NMOS晶体管。指状元件F1-Fk皆具有汲极耦接到输入接合垫201，源极借由源极电感Ls1-Lsk耦接到电位VSS，且所有闸极G1-Gk皆耦接在一起。二极管D1-Dk是分别地耦接于指状元件F1-Fk的源极与闸极G1-Gk之间，二极管D1-Dk的阳极耦接到指状元件F1-Fk的源极，其阴极耦接到指状元件F1-Fk的闸极G1-Gk。一前级驱动器(pre-driver)100的输出端是耦接到所有指状元件F1-Fk的闸极G1-Gk。
二极管D1-Dk用以控制连接到指状元件F1-Fk的闸极G1-Gk的共闸极线(common gate line)GL。举例来说，若起初指状元件F2被触发则会产生一电压降跨在电感Ls2之上。因此，对应的二极管D2则为顺向偏压，其余的二极管则为反向偏压以防止共闸极线GL上电荷的大量减少。于是流经二极管D2流向共闸极线GL的电流，会对所有指状元件F1-Fk的闸极充电，因此所有指状元件F1-Fk会被同时导通。
如图15所示，为用于输出接合垫的具有均匀导通多指状PMOS设计的一个静电放电防护电路，且该多指状晶体管具有复数源极电感。此静电放电防护电路，适用于具有一输出接合垫201的一集成电路，且此ESD防护电路包含具有复数个指状元件F1-Fk的PMOS晶体管。指状元件F1-Fk皆具有汲极耦接到输入接合垫201，源极借由源极电感Ls1-Lsk耦接到电位VDD，且所有闸极皆耦接在一起。二极管Dp_1-Dp_k是分别地耦接于指状元件F1-Fk的源极与闸极G1-Gk之间，二极管Dp_1-Dp_k的阴极耦接到指状元件F1-Fk的源极，其阳极耦接到指状元件F1-Fk的闸极G1-Gk。一前级驱动器(pre-driver)100的输出端是耦接到所有指状元件F1-Fk的闸极G1-Gk。
二极管Dp_1-Dp_k用以连接到指状元件F1-Fk的闸极G1-Gk的控制共闸极线(common gate line)GL。举例来说，若起初指状元件F2被触发则会产生一电压降跨在电感Ls2之上。因此，对应的二极管Dp_2则为顺向偏压，其余的二极管则为反向偏压以防止共闸极线GL上电荷的大量减少。于是流经二极管Dp_2流向共闸极线GL的电流，会对所有指状元件F1-Fk的闸极充电，因此所有指状元件F1-Fk会被同时导通。
如图16所示，为耦接于一输入接合垫(input pad)的具有均匀导通多指状NMOS与PMOS设计的一个静电放电防护电路，且该多指状晶体管具有复数源极电感。上述静电放电防护电路适用于一集成电路，包含一具有指状元件FN1-FNk的NMOS晶体管，以及一具有指状元件FP1-FPk的PMOS晶体管。指状元件FN1-FNk皆具有汲极耦接到输入接合垫200，源极借由源极电感Ln1-Lnk耦接到电位VSS，且所有闸极皆耦接在一起。二极管D1-Dk是分别地耦接于指状元件FN1-FNk的源极与闸极G1-Gk之间，二极管D1-Dk的阳极耦接到指状元件FN1-FNk的源极，其阴极耦接到指状元件FN1-FNk的闸极G1-Gk。一电阻RGn是耦接于所有指状元件FN1-FNk的闸极G1-Gk与电位VSS之间。指状元件FP1-FPk皆具有汲极耦接到输入接合垫200，源极借由源极电感Lp1-Lpk耦接到电位VDD，且所有闸极皆耦接在一起。二极管Dp_1-Dp_k是分别地耦接于指状元件F1-Fk的源极与闸极G1-Gk之间，二极管Dp_1-Dp_k的阴极耦接到指状元件FP1-FPk的源极，其阳极耦接到指状元件FP1-FPk的闸极G1-Gk。一电阻RGp是耦接于所有指状元件FP1-FPk的闸极G1-Gk与电位VDD之间。
如图17所示，为耦接于一输出接合垫(output pad)的具有均匀导通多指状NMOS与PMOS设计的一个静电放电防护电路，且该多指状晶体管具有复数源极电感。图17中的ESD防护电路与图16中的相同，除了以前级驱动器100、101取代电阻RGp、RGn。
如图18所示，为耦接于一输入接合垫(input pad)的具有均匀导通多指状NMOS与PMOS设计的一个静电放电防护电路，且该多指状晶体管具有复数源极电感。图18中的ESD防护电路与图17中的相同，除了以电阻RGn和反相器INV_1取代前级驱动器100，以及RGp和反相器INV_2取代前级驱动器101。
如图19所示，为耦接于一输入接合垫(input pad)的具有均匀导通多指状NMOS与PMOS设计的一个静电放电防护电路，且该多指状晶体管具有复数源极电阻。图19中的ESD防护电路与图16中的相同，除了以电阻Rp1-Rpk取代源极电感Lp1-Lpk，以及电阻Rn1-Rnk取代源极电感Ln1-Lnk。
如图20所示，为耦接于一输出接合垫(output pad)的具有均匀导通多指状NMOS与PMOS设计的一个静电放电防护电路，且该多指状晶体管具有复数源极电阻。图20中的ESD防护电路与图17中的相同，除了以电阻Rp1-Rpk取代源极电感Lp1-Lpk，以及电阻Rn1-Rnk取代源极电感Ln1-Lnk。
如图21所示，为耦接于一输入接合垫(input pad)的具有均匀导通多指状NMOS与PMOS设计的一个静电放电防护电路，且该多指状晶体管具有复数源极电阻。图21中的ESD防护电路与图18中的相同，除了以电阻Rp1-Rpk取代源极电感Lp1-Lpk，以及电阻Rn1-Rnk取代源极电感Ln1-Lnk。
权利要求
1.一种具有均匀导通设计的静电放电防护电路，适用于一具有接合垫的集成电路，其特征在于所述静电放电防护电路包括一第一型态的MOS晶体管，具有复数并联的指状元件，上述指状元件均具有一汲极耦接到上述接合垫，以及一源极耦接到下一指状元件的闸极，并借由一电感耦接到一第一电位，其中一第一级的指状元件的闸极耦接到一最末级的指状元件的源极。
2.根据权利要求1所述的具有均匀导通设计的静电放电防护电路，其特征在于上述第一型态的MOS晶体管为一NMOS晶体管。
3.根据权利要求1所述的具有均匀导通设计的具有均匀导通设计的静电放电防护电路，其特征在于上述第一型态的MOS晶体管为一PMOS晶体管。
4.根据权利要求1所述的具有均匀导通设计的静电放电防护电路，其特征在于更包括一电阻耦接于上述第一级的指状元件的闸极与上述第一电位之间。
5.根据权利要求1所述的具有均匀导通设计的静电放电防护电路，其特征在于更包括一第二型态的MOS晶体管，具有复数并联的指状元件，上述指状元件均具有一汲极耦接到上述接合垫，以及一源极耦接到下一指状元件的闸极，并借由一电感耦接到一第二电位，其中一第一指状元件的闸极耦接到一最末级的指状元件的源极。
6.根据权利要求5所述的具有均匀导通设计的静电放电防护电路，其特征在于上述第一型态的MOS晶体管为NMOS晶体管，上述第二型态的MOS晶体管为PMOS晶体管。
7.根据权利要求5所述的具有均匀导通设计的静电放电防护电路，其特征在于更包括一第一电阻，耦接于上述第一型态晶体管的第一指状元件的闸极与上述第一电位之间；一第二电阻，耦接于上述第二型态晶体管的第一指状元件的闸极与上述第二电位之间。
8.一种具有均匀导通设计的静电放电防护电路，适用于一具有接合垫的集成电路，其特征在于包括一第一型态的MOS晶体管，具有复数指状元件，其中上述指状元件均具有一闸极，一汲极耦接到上述接合垫，一源极借由一第一源极负载耦接到一第一电位，以及一二极管耦接上述闸极与源极之间。
9.根据权利要求8所述的具有均匀导通设计的静电放电防护电路，其特征在于上述第一型态的MOS晶体管为一NMOS晶体管。
10.根据权利要求8所述的具有均匀导通设计的静电放电防护电路，其特征在于每一上述二极管具有一阴极以及一阳极，分别耦接到上述每一指状元件的闸极与源极。
11.根据权利要求8所述的具有均匀导通设计的静电放电防护电路，其特征在于上述第一型态的MOS晶体管为一PMOS晶体管。
12.根据权利要求11所述的具有均匀导通设计的静电放电防护电路，其特征在于每一上述二极管具有一阴极以及一阳极，分别耦接到上述每一指状元件的源极与闸极。
13.根据权利要求8所述的具有均匀导通设计的静电放电防护电路，其特征在于上述第一源极负载为一电感。
14.根据权利要求8所述的具有均匀导通设计的静电放电防护电路，其特征在于上述第一源极负载为一电阻。
15.根据权利要求8所述的具有均匀导通设计的静电放电防护电路，其特征在于更包括一电阻耦接于上述复数指状元件的闸极与上述第一电位之间。
16.根据权利要求8所述的具有均匀导通设计的静电放电防护电路，其特征在于更包括一前级驱动器具有一输出端耦接到上述复数指状元件的闸极。
17.根据权利要求8所述的具有均匀导通设计的静电放电防护电路，其特征在于更包括一第二型态的MOS晶体管，具有复数指状元件，其中上述指状元件均具有一闸极，一汲极耦接到上述接合垫，一源极借由一第二源极负载耦接到一第二电位，以及一二极管耦接上述闸极与源极之间。
18.根据权利要求17所述的具有均匀导通设计的静电放电防护电路，其特征在于上述第一型态的MOS晶体管为NMOS晶体管，而第二型态的MOS晶体管为PMOS晶体管。
19.根据权利要求17所述的具有均匀导通设计的静电放电防护电路，其中上述第一源极负载为一电感。
20.根据权利要求17所述的具有均匀导通设计的静电放电防护电路，其特征在于上述第一源极负载为一电阻。
21.根据权利要求17所述的具有均匀导通设计的静电放电防护电路，其特征在于更包括一第一电阻，耦接于上述第一型态晶体管的复数指状元件的闸极与上述第一电位之间；一第二电阻，耦接于上述第二型态晶体管的复数指状元件的闸极与上述第二电位之间。
22.根据权利要求17所述的具有均匀导通设计的静电放电防护电路，其特征在于更包括一第一前级驱动器具有一输出端耦接到上述第一型态MOS晶体管的复数指状元件的闸极；一第一前级驱动器具有一输出端耦接到上述第二型态MOS晶体管的复数指状元件的闸极。
23.根据权利要求17所述的具有均匀导通设计的静电放电防护电路，其特征在于更包括一第一反相器，具有一输入端以及一输出端，其中上述输出端耦接到上述第一型态MOS晶体管的复数指状元件的闸极；一第一电阻，耦接于上述第一反相器的输入端与上述第一电位之间；一第二反相器，具有一输入端以及一输出端，其中上述输出端耦接到上述第二型态MOS晶体管的复数指状元件的闸极；一第二电阻，耦接于上述第二反相器的输入端与上述第二电位之间。
全文摘要
一种具有均匀导通设计的静电放电防护电路，是在多指状MOS晶体管的源极上加上电阻或电感，并借由回授电路以均匀地触发。当发生ESD轰击时，由于布局或其它因素，起初一指状元件MOS晶体管会被触发至骤回崩溃区，而在此指状元件MOS晶体管源极的电感或电阻上产生一电压降，并借由回授装置传送到其余指状元件MOS晶体管的闸极。因此，其余指状元件MOS晶体管会同时被导通。
文档编号H01L23/58GK1542961SQ0312417
公开日2004年11月3日 申请日期2003年4月29日 优先权日2003年4月29日
发明者柯明道, 庄哲豪, 罗文裕 申请人:矽统科技股份有限公司