专利名称：半导体器件及包括该半导体器件的光学器件的制作方法
技术领域：
本发明涉及一种半导体器件及包括该半导体器件的光学器件，并且特别涉及一种具有光电二极管的半导体器件，以及包括此种半导体器件的光学器件。
背景技术：
光电二极管能够将光信号转变为电信号，并且已被广泛地使用于，例如各种光电转换器中的控制光传感器。为改善光电二极管的灵敏性，在光电二极管上形成了用于抑制入射光反射的抗反射涂层。
采用氧化硅膜和氮化硅膜作为抗反射涂层。例如，膜厚约32nm的氧化硅膜形成于光电二极管上，并且膜厚约55nm的氮化硅膜进一步形成于氧化硅膜上。这会实现对于波长分别为780nm和650nm的光的不大于6％的光反射率。
波长为780nm的光被用于例如在CD(光盘)或MD(迷你光盘)中读取或写入信息。另一方面，波长为650nm的光被用于在DVD(数字化视频光盘)中读取或写入信息。
抗反射涂层的反射率取决于其相对于大范围的膜厚。因此，在形成抗反射涂层后的工艺步骤中，需要避免由于蚀刻使抗反射涂层的膜厚减小。
为此，例如，在形成抗反射涂层后紧接着形成用于保护抗反射涂层的氧化硅膜。在后续指定的处理步骤之后，最终，形成覆盖绝缘膜。在进一步的指定的蚀刻步骤后，保护抗反射涂层的氧化硅膜被湿法蚀刻以将其移除。因此，防止了抗反射涂层膜厚的减小。
图5示出了包括此种传统光电二极管的半导体器件的示例。如图5所示，半导体衬底101设置有形成NPN晶体管的区域T和形成光电二极管的区域PD。
现在将描述该半导体器件的制造方法的示例。例如，在电阻率为60Ω·cm的P-型硅衬底101的表面上选择性地形成作为NPN晶体管的集电极区的N+型埋入区102和P+型元件隔离区104。接着，在P型硅衬底101上形成具有2Ω·cm的电阻率和约2μm的膜厚的N型外延层103。
然后，通过例如LOCOS(Local Oxidation of Silicon硅的局部氧化)在N型外延层103上形成由氧化硅膜制成的元件隔离绝缘膜(element isolationinsulating film)105。元件的隔离是通过元件隔离绝缘膜105、P+型元件隔离区104和P-型硅衬底101实现的。此处，P+型元件隔离区104还用作光电二极管的阳极伸出部分(电极)。
另一方面，在PD区域中，通过例如热氧化法形成膜厚约32nm的氧化硅膜116a，并且在N型外延层103中形成N+型区域111。然后，通过CVD(化学汽相沉积)形成膜厚约55nm的氮化硅膜116b。
其后，位于区域S以外的区域中的氮化硅膜被通过指定的光刻工艺移除，其中该S区域为光电二极管的光接收面所处的区域。由此在区域PD上形成了抗反射涂层116。
接着，在形成NPN晶体管的区域T中，在一个由元件隔离绝缘膜105围绕的区域中形成N+型集电极区106。然后在N型外延层103中由元件隔离绝缘膜105包围的另一区域中形成P型基极区110。
然后，形成由例如氧化硅膜制成的绝缘膜107。接着，在位于P型基极区110上的绝缘膜107中形成作为发射极接触区的N+型多晶硅层114。此处，N+型多晶硅层114还作为阴极伸出部分(电极)形成于光电二极管区域中。
其后，进行指定的退火处理以使N+型多晶硅层114中的n型杂质扩散，从而形成N型发射极区108。按此方式，形成了具有N型发射极区108、P型基极区110和N+型集电极区106的NPN晶体管。
其后，形成由例如氧化硅膜制成的第一层间绝缘膜112，以完全覆盖NPN晶体管和光电二极管。在绝缘膜105和第一层间绝缘膜112的指定区域中形成接触孔，然后，沉积例如钛、钨、铝等，从而形成第一互连(interconnection)115。
然后，形成由例如氧化硅膜和氮化硅膜制成的第二层间绝缘膜113，以覆盖第一互连115。在第二层间绝缘膜113上形成由例如铝制成的第二互连117。在第二互连117上形成由例如氮化硅膜制成的覆盖绝缘膜118。
在对上述第一互连115和第二互连117进行构图时，其位于光电二极管的光接收面所处的区域S中的部分被移除。另外，在分别形成了第二层间绝缘膜113和覆盖绝缘膜118后，其位于光电二极管的光接收面所处的区域S中的部分也被移除。
从而，在其中形成了覆盖绝缘膜118的台处，第一层间绝缘膜120的表面暴露于光电二极管的光接收面所处的区域S中，而抗反射涂层116由第一层间绝缘膜120所保护。其后，光电二极管的光接收面所处的区域S中的第一层间绝缘膜120被通过湿法蚀刻移除，从而暴露出抗反射涂层116。
接着，已被进行了用于制造NPN晶体管和光电二极管的工艺的硅衬底(晶片)被切割，以形成半导体芯片。单个的半导体芯片被以银胶等贴附至导线框架，并以成型绝缘膜(molding insulating film)119成型。按此方式完成了具有光电二极管的半导体器件。
另一方面，上述的传统半导体器件具有如下问题。在具有光电二极管的半导体器件中，抗反射涂层116形成于光电二极管上，用于改善光电二极管的灵敏度。此处，抗反射涂层116的反射率取决于对于大范围的膜厚。
从而，在抗反射涂层116形成后的工艺步骤中，形成了用于保护抗反射涂层116的第一层间绝缘膜120，使得抗反射涂层116的膜厚不会被蚀刻减小。
第一层间绝缘膜120最终被通过湿法蚀刻移除，如上所述。因此，需要额外的工艺步骤。
另外，在利用成型绝缘膜使半导体芯片成型时，抗反射涂层116暴露于光电二极管的光接收面所处的区域S中。因此，区域S与其它区域之间的高度差异相对较大，并且空气容易残留在台阶部分。这将导致光灵敏度的变化。
发明内容
设计本发明正是为了解决上述问题。本发明的一个目的是提供一种半导体器件，其在不使光反射率退化的同时能够实现工艺步骤个数的减少。本发明的另一方面是提供一种包括此类半导体器件的光学器件。
根据本发明一个方面的一种半导体器件，包括光接收元件、抗反射涂层、保护膜和成型材料。光接收元件具有形成于半导体衬底的主表面上的光接收面。抗反射涂层被形成为覆盖光接收元件的光接收面，并由用于抑制入射光的反射的指定层形成。保护膜形成于抗反射涂层上并保护抗反射涂层。成型材料形成于半导体衬底上，而直接覆盖保护层。
在传统的半导体器件中，成型材料形成于半导体衬底上，而直接覆盖抗反射涂层。另一方面，在本结构中，保护膜位于抗反射涂层上。因此，不必移除光接收元件的光接收面所处的区域中的保护膜，并且实现了工艺步骤数量的减少。另外，可将光反射率抑制在相对低的值，即使是在保护膜的膜厚变化时。
另外，优选保护膜与成型材料之间折射率的差异不大于0.3。
因此，对于波长780nm和650nm的光的反射率可分别被抑制在不大于10％，而不考虑保护膜的膜厚的变化。
具体地，优选此保护膜包括氧化硅膜或聚酰亚胺基树脂。
优选该半导体器件还包括用于处理指定信号的信号处理电路部分，形成于半导体衬底的与形成了光接收元件的区域不同的区域中。
在此情况下，优选半导体器件还包括第一绝缘膜，其被形成为覆盖信号处理电路部分，并且保护膜包括由与第一绝缘膜相同的层形成的膜。
另外，优选半导体器件还包括第一互连，形成于半导体衬底上，并具有插入其中的第二绝缘膜，并且保护膜包括由与第二绝缘膜相同的层形成的膜。
另外，优选半导体器件还包括第三绝缘膜，其被形成为覆盖第一互连，并且保护膜包括由与第三绝缘膜相同的层形成的膜。
另外，优选半导体器件还包括形成于第三绝缘膜上的第二互连，以及被形成为覆盖第二互连的第四绝缘膜，并且保护膜包括由与第四绝缘膜相同的层形成的膜。
因此，可在形成信号处理电路部分的步骤的同时形成保护膜。
根据本发明另一方面的光学器件，其包括一种半导体器件，该半导体器件包括光接收元件、抗反射涂层、保护膜和成型材料。光接收元件具有形成于半导体衬底的主表面上的光接收面。抗反射涂层被形成为覆盖光接收元件的光接收面，并由用于抑制入射光的反射的指定层形成。保护膜形成于抗反射涂层上并保护抗反射涂层。成型材料形成于半导体衬底上，以直接覆盖保护层。
根据此光学器件，光的折射率可被抑制为相对低的值，并且另外可以降低其制造成本。
本发明的前述及其它目的、特点、方面和优点将在下面通过结合附图队本发明进行详细描述而变得明显易懂。
图1为本发明第一实施例中的半导体器件的截面图；图2说明了第一实施例中光反射率对保护绝缘膜的膜厚的依赖关系；图3为本发明第二实施例中的半导体器件的截面图；图4说明了第二实施例中光反射率对成型绝缘膜的折射率的依赖关系；以及图5为传统半导体器件的截面图。
具体实施例方式
第一实施例下面将描述本发明第一实施例的半导体器件。图1所示的半导体器件表示了包括安装有光电二极管和双极元件的电路的光接收元件。如图1所示，NPN晶体管形成于面对纸面时的左侧的区域T中，而光电二极管形成于右侧的区域PD中。
用于形成NPN晶体管和光电二极管的工艺步骤与传统方法中的类似。例如，在电阻率为60Ω·cm的P-型硅衬底1的表面上选择性地形成作为NPN晶体管的集电极区的N+埋入区2和P+型元件隔离区4。
接着，在P-型硅衬底1的表面上形成电阻率为2Ω·cm、膜厚约2μm的N型外延层3。然后，通过例如LOCOS在N型外延层3上形成由氧化硅膜制成的元件隔离绝缘膜5。
此处，元件隔离是通过元件隔离绝缘膜5、P+型元件隔离区4和P-型硅衬底1实现的。P+型元件隔离区4同样还作为光电二极管的阳极伸出部分(电极)。
另一方面，在形成光电二极管的区域PD中利用例如热氧化法形成了膜厚约32nm的氧化硅膜16a，并且在N型外延层3中形成N+型区域11。然后，通过CVD形成膜厚约55nm的氮化硅膜16b。
其后，通过指定的光刻工艺移除位于除光电二极管的光接收面所处的区域S以外的区域中的氮化硅膜。由此形成抗反射涂层16。
接着，在NPN晶体管区域中，在一个由元件隔离绝缘膜5围绕的区域中形成N+型集电极区6。随后，在N型外延层3中的另一个由元件隔离绝缘膜5围绕的区域中形成P型基极区10。
然后，形成由例如氧化硅膜制成的绝缘膜7。接着，在位于P型基极区10上的绝缘膜7中形成作为发射极接触区的N+型多晶硅层14。此处，N+型多晶硅层14还形成于形成光电二极管的区域PD中，作为阴极伸出部分(电极)。
其后，进行指定的退火处理以使N+型多晶硅层14中的n型杂质扩散，从而形成N型发射极区8。按此方式，形成了具有N型发射极区8、P型基极区10和N+型集电极区6的NPN晶体管。
接着，形成由例如氧化硅膜制成的第一层间绝缘膜12，以完全覆盖NPN晶体管和光电二极管。在绝缘膜5和第一层间绝缘膜12的指定区域中形成接触孔，然后，沉积例如钛、钨、铝等，从而形成第一互连15。
然后，形成由例如氧化硅膜和氮化硅膜构成的叠层膜制成的第二层间绝缘膜13，以覆盖第一互连15。在第二层间绝缘膜13上形成由例如铝制成的第二互连17。在第二互连17上形成由例如氮化硅膜制成的覆盖绝缘膜18。
在对上述第一互连15和第二互连17进行构图时，其处于光电二极管的光接收面所处的区域S中的部分被移除。另外，在分别形成第二层间绝缘膜13和覆盖绝缘膜18后，其处于光电二极管的光接收面所处的区域S中的部分也被移除。
在其中形成了覆盖绝缘膜18的台处，在光电二极管的光接收面所处的区域S中的抗反射涂层16上仅保留了由绝缘膜7和第一层间绝缘膜12制成的保护绝缘膜20。保护绝缘膜20未如传统半导体器件中那样在后来通过蚀刻移除，并且抗反射涂层16仍然由保护绝缘膜20覆盖。
其后，已被进行了用于制造NPN晶体管和光电二极管的工艺的硅衬底(晶片)被切割，以形成半导体芯片。单个的半导体芯片被以银胶等贴附至导线框架，并以诸如透明成型树脂的成型绝缘膜19成型。按此方式完成了具有光电二极管的半导体器件。
按上述方式形成的根据本发明的半导体器件与传统的半导体器件不同于，由绝缘膜7和第一层间绝缘膜12制成的保护绝缘膜20保留在抗反射涂层16上。
此处，评价了由抗反射涂层16(氧化硅膜16a和氮化硅膜16b)、保护绝缘膜20(绝缘膜7和第一层间绝缘膜12)和成型绝缘膜19构成的叠层膜的反射率对保护绝缘膜20的膜厚的依赖关系。
结果在图2中示出。图2示出了分别对于波长780nm和650nm的光的反射率。此处，假定已将氧化硅膜16a、氮化硅膜16b和成型绝缘膜19的折射率设置为1.45、2.00和1.54。
如前所述，波长780nm的光为在例如CD或MD中读取或写入信息而提供，而波长650nm的光为在DVD中读取或写入信息而提供。
如图2所示，即使保护绝缘膜20的膜厚变化，可以一直获得不大于6％的反射率。另外，反射率的变化范围获得为约3％，可实现优良的反射率特性。
根据上述的半导体器件，可在没有用于移除光电二极管的光接收面所处的区域S中的保护绝缘膜20的工艺步骤的情况下获得期望的低反射率，从而实现了工艺步骤个数的减少。
另外，由于保护绝缘膜20未被移除，因此光电二极管的光接收面所处的区域S与其它区域之间的高度差异可以变得更小。因此，在通过成型绝缘膜使半导体芯片成型时，可以防止空气残留在形成的光电二极管的区域的部分中。
另外，构成保护绝缘膜20的绝缘膜7和第一层间绝缘膜12可在半导体衬底1上形成晶体管的步骤的同时形成。
第二实施例下面将介绍本发明第二实施例中的半导体器件。在图3所示的半导体器件中，采用单层氧化硅膜作为第二层间绝缘膜13，并且采用聚酰亚胺基树脂作为覆盖绝缘膜18。另外，第二层间绝缘膜13和覆盖绝缘膜18未被移除，而是保留在光电二极管的光接收面所处的区域S中的第一层间绝缘膜12上。
其它的结构与图1所示参照第一实施例介绍的半导体器件相同。因此，相同的附图标记分配给了相同的部件，并且不再重复地对其描述。
根据本半导体器件，如同前面描述的半导体器件中一样，首先，可在没有用于移除光电二极管的光接收面所处的区域S中的保护绝缘膜20的工艺步骤的情况下获得期望的低反射率，从而实现了工艺步骤个数的减少。
另外，由于绝缘膜7、第一层间绝缘膜12、第二层间绝缘膜13与覆盖绝缘膜18起到了保护绝缘膜20的作用，因此光电二极管的光接收面所处的区域S中的高度差异可以进一步变小。另外，可通过采用聚酰亚胺基树脂作为覆盖绝缘膜18改善耐潮湿性能。
即使是在保护绝缘膜20的膜厚大于前述半导体器件的示例中的膜厚时，也可获得对于保护绝缘膜20的相对宽的厚度范围的低反射率，从而可以使光反射率保持在相对低的值。
图4示出了在通过成型绝缘膜19使半导体器件成型时，反射率对成型绝缘膜19的折射率的依赖关系。反射率范围表示作为保护绝缘膜20的氧化硅膜的膜厚变化时反射率变化的范围；范围L1表示对于波长650nm的光的反射率的范围；以及，范围L2表示对于波长780nm的光的反射率的范围。
如图4所示，为抑制对于波长780nm和650nm的光的反射率，使其在不考虑保护绝缘膜20的膜厚变化时分别不大于10％，优选地，作为保护绝缘膜20的氧化硅膜的折射率(1.45)与成型绝缘膜19的折射率之间的差异D1不大于0.3。
如上所述，若保护绝缘膜20与成型绝缘膜19之间的折射率差异D1不大于0.3，则由于保护绝缘膜20的膜厚的变化导致的反射率的变化可变得相对较小。因此，位于保护绝缘膜20下的抗反射涂层16受到了保护绝缘膜20的保护。
另外，为使反射率不大于6％从而获得光电二极管的充分的灵敏度，优选作为保护绝缘膜20的氧化硅膜与成型绝缘膜19之间的折射率差异D2不大于0.1。从而可以改善光电二极管的灵敏度。
尽管在上述每个实施例中，将NPN晶体管作为形成于半导体衬底上的晶体管的示例，但也可形成PNP晶体管、MOS晶体管等。另外，除晶体管外，可形成诸如电阻和电容的元件。
另外，尽管将光电二极管描述为光接收元件的示例，但光接收元件不限于此，只要是接收指定波长的光并将其转变为信号的元件都属于所述光接收元件。
考虑抗反射涂层，可以采用允许其结构和膜厚根据信号光的波长进行调整的、并且由单个氮化硅层或由例如两层或更多层制成的膜制成的抗反射涂层。
上述的半导体器件本身可作为单个光接收器件，或该半导体器件可与半导体激光器元件、全息元件和会聚透镜等集成应用于诸如全息激光单元(hologram laser unit)的光学器件。
尽管本发明已经如上详细介绍，但显然这些描述是出于对本发明的说明和例示而非对其构成任何限制，本发明的精神和范围仅由所附权利要求所限定。
权利要求
1.一种半导体器件，包括光接收元件，其具有形成于半导体衬底的主表面上的光接收面；抗反射涂层，其被形成为覆盖所述光接收元件的光接收面，并由用于抑制入射光的反射的指定层形成；保护膜，其形成于所述抗反射涂层上并保护所述抗反射涂层；以及成型材料，其形成于所述半导体衬底上，以直接覆盖所述保护层。
2.根据权利要求1所述的半导体器件，其中所述保护膜的折射率与所述成型材料的折射率的差异不大于0.3。
3.根据权利要求1所述的半导体器件，其中所述保护膜包括氧化硅膜。
4.根据权利要求1所述的半导体器件，其中所述保护膜包括聚酰亚胺基树脂。
5.根据权利要求1所述的半导体器件，还包括用于处理指定信号的信号处理电路部分，形成于所述半导体衬底的与形成了所述光接收元件的区域不同的区域中。
6.根据权利要求5所述的半导体器件，还包括第一绝缘膜，其被形成为覆盖所述信号处理电路部分，其中所述保护膜包括由与所述第一绝缘膜相同的层形成的膜。
7.根据权利要求6所述的半导体器件，还包括第一互连，形成于所述半导体衬底上，且第二绝缘膜插入其中，其中所述保护膜包括由与所述第二绝缘膜相同的层形成的膜。
8.根据权利要求7所述的半导体器件，还包括第三绝缘膜，其被形成为覆盖所述第一互连，其中所述保护膜包括由与所述第三绝缘膜相同的层形成的膜。
9.根据权利要求8所述的半导体器件，还包括形成于所述第三绝缘膜上的第二互连，以及被形成为覆盖所述第二互连的第四绝缘膜，其中所述保护膜包括由与所述第四绝缘膜相同的层形成的膜。
10.一种光学器件，其包括根据权利要求1的半导体器件。
全文摘要
本发明公开了一种半导体器件及包括该半导体器件的光学器件，在该半导体器件中，在光电二极管的光接收面所处的区域(S)中，在对第一互连(15)和第二互连(17)进行构图时，相应的层被移除。在分别形成第二层间绝缘膜(13)和覆盖绝缘膜(18)后，同样，相应的层被移除。另一方面，在光电二极管的光接收面所处的区域(S)中，保护绝缘膜(20)未通过蚀刻移除，并且抗反射涂层(16)仍然由保护绝缘膜(20)覆盖。因此，所得的半导体器件在不降低光反射率的同时减少了工艺步骤的个数，并且同样可以获得一种光学器件。
文档编号H01L31/12GK1472822SQ0314751
公开日2004年2月4日 申请日期2003年7月9日 优先权日2002年7月9日
发明者细川诚, 泷本贵博, 笠松利光, 光, 博 申请人:夏普株式会社