专利名称：等离子平板显示器驱动芯片用的高压器件结构及其制备方法
技术领域：
本发明涉及一种等离子平板显示器(PDP)驱动芯片用的高压器件结构及其制备方法，尤其是等离子平板显示器行扫描驱动芯片用的高压器件结构及其制备方法。
背景技术：
等离子平板显示器驱动芯片是由低压逻辑控制实现高压输出。随着显示屏技术的不断提高，对列选址驱动芯片的高压要求已由最初的150V、120V降到100V、80V甚至更低(50V)，工作电流为40mA左右，行驱动芯片由最初的250V降到150V左右，工作电流为400mA左右。等离子平板显示器驱动芯片的核心是高压晶体管，它设计的好坏将直接影响芯片性能的优劣。高压CMOS(互补型金属氧化物半导体)是一种较理想的高压器件，它具有开关特性好、功耗小等优点，因此它适用于高频、低功耗产品，这种结构能满足PDP驱动芯片的要求。列选址驱动芯片由于工作电压和电流都相对比较小，故可以采用体硅材料制备，但是行扫描驱动芯片由于工作电压和电流都比较高，故其必须采用外延材料制备，考虑到大电流工作，如都采用横向结构其芯片面积将大大增加，一般可以将其中的一种高压管采用纵向结构。
三、技术内容技术问题本发明提供一种适用于等离子平板显示器驱动芯片使用，尤其适于作为等离子平板显示器行扫描驱动芯片用的高压器件结构及其可兼容标准低压外延CMOS工艺的制备方法。
技术方案本发明的高压器件结构采用如下技术方案来实现一种等离子平板显示器驱动芯片用的高压器件结构，至少包含1个芯片单元，该芯片单元包括P型衬底，在P型衬底上设有高压P型横向MOS管和纵向MOS管，在高压P型横向MOS管和高压型纵向MOS管之间设有深P型隔离环，高压N型纵向MOS管包括设在P型衬底上的N型重掺杂埋层，在N型重掺杂层上设有N型外延层，在N型外延层的外有源器件区域表面设有场氧化层，在N型外的有源器件区域表面设有P型阱，在P型阱内设有N型源和P型接触层，在N型重掺杂埋层上设有深N型连接层，在深N型连接层上方设有N型漏，N型漏及P型接触层分别位于场氧化层的两侧，在N型外延层上的N型源和P型接触层以外的有源器件区域上方设有多晶硅栅，在多晶硅栅与N型外之间设有栅氧化层，在场氧化层的上方、P型接触层的上方及多晶硅栅的上方设有氧化层。
本发明的高压器件结构的制备方法如下技术方案来实现一种用于等离子平板显示器行扫描驱动芯片用的高压器件结构的制备方法，第一步取P型衬底，对其进行预清洗；在P型衬底上制备N型重掺杂埋层；然后生长N型外延层；在外延层上制备深P型隔离环和高压N型纵向MOS管的深N型漏连接层；在N型埋层上的外延层上制备高压P型MOS的P型漂移区，然后制备高压N型MOS管的P型阱、P型场限环和高压P型MOS的N型阱和P型缓冲层，其中P型场限环位于场氧化层下方；再在外延层表面非有源器件处生长场氧化层；然后制备高压P型MOS的厚栅氧化层及高压N型MOS的薄栅氧化层；然后调整沟道阈值电压，在氧化层制备多晶硅栅和高压P型MOS的场极板。第二步制备源区、漏区及接触孔，淀积氧化层，蒸铝，最后，反刻铝、钝化处理。
技术效果与现有技术相比，本发明具有如下优点①本发明采用高压P型MOS横向管和高压N型纵向MOS管组合形成驱动芯片的高压器件结构，这种结构由于采用纵向高压N型MOS管，使本发明可以在相同的版图面积上提高芯片的工作电流，使其适合作为等离子显示器的驱动芯片尤其是行扫描驱动芯片的高压器件使用。此外，本发明所采用的高压器件结构使其可兼容标准低压外处CMOS工艺。②高压N型MOS管中引入的浮置场限环和高压P型MOS管引入的浮置场极板将提高两个高压MOS的工作耐压，而且它们的引入不必增加任何工艺步骤。③高压P型MOS管引入的N型阱提高了它的穿通电压，而P型缓冲层则改善了漏区的电场，提高了击穿电压。④高压P型MOS管的厚栅氧化层的刻蚀边界与场氧化层的边界有一定距离，这样可以避免台阶过高而带来断铝现象，提高了器件的可靠性。⑤本发明将高压P型横向MOS管和高压N型纵向MOS管组成高压CMOS器件结构，采用CMOS(互补型金属氧化物半导体)工艺方法制作，并且先制备高压部分所特有结构，然后再制备低压及低压与高压部分共有的结构，鉴于低压器件部分制备在后，高压器件部分的制备在先，故不会对低压MOS管产生影响，所以，本发明的高压器件结构的制备方法能够兼容标准低压外延CMOS的制造工艺并且有可靠性高的优点。
四
图1是本发明结构主视图。
图2是本发明结构俯视图。
图3是本发明的实施例结构主视图。
图4是本发明的实施例结构俯视图。
五、具体实施方案实施例1一种等离子平板显示器驱动芯片用的高压器件结构，至少包含1个芯片单元，该芯片单元包括P型衬底1，在P型衬底1上设有高压P型横向MOS管2和纵向MOS管3，在高压P型横向MOS管2和高压型纵向MOS管3之间设有深P型隔离环4，高压N型纵向MOS管3包括设在P型衬底1上的N型重掺杂埋层31，在N型重掺杂层31上设有N型外延层32，在N型外延层32的外有源器件区域表面设有场氧化层33，在N型外32的有源器件区域表面设有P型阱341，在P型阱341内设有N型源3411和P型接触层3412，在N型重掺杂埋层31上设有深N型连接层35，在深N型连接层35上方设有N型漏351，N型漏351及P型接触层3412分别位于场氧化层33的两侧，在N型外延层32上的N型源和P型接触层以外的有源器件区域上方设有多晶硅栅37，在多晶硅栅37与N型外32之间设有薄栅氧化层36，在场氧化层33的上方、P型接触层3412的上方及多晶硅栅37的上方设有氧化层38，高压P型横向管2包括设在P型衬底1上的N型重掺杂埋层21，在N型重掺杂埋层21上设有N型外延层22，在N型外延层22上的非有源器件区域设有场氧化层23，在N型外延层22上的有源器件区域设有N型阱24，P型漏251，在N型阱24内设有P型源241和N型接触层242，在P型漏251及与之相邻的场氧化层下方设有P型漂移区25，在位于N型阱与P型漂移区25之间的N型外延层22的有源器件区域及P型漂移区25内的场氧化层上方设有厚栅氧化层26，在厚栅氧化层26的上方设有多晶硅栅27，在场氧化层、P型源、P型漏及多晶硅栅的上方设有氧化层28，在P型漂移区域25内的P型漏251下方设有缓冲层252，在厚栅氧化层26上方且在氧化层28下方设有浮置场极板261，上述缓冲层252是一层P型掺杂层，上述浮置场极板是由多晶栅制备的，没有接上任何电压。
实施例2一种等离子平板显示器驱动芯片用的高压器件结构，至少包含1个芯片单元，该芯片单元包括P型衬底1，在P型衬底1上设有高压P型横向MOS管2和纵向MOS管3，在高压P型横向MOS管2和高压型纵向MOS管3之间设有深P型隔离环4，高压N型纵向MOS管3包括设在P型衬底1上的N型重掺杂埋层31，在N型重掺杂层31上设有N型外延层32，在N型外延层32的外有源器件区域表面设有场氧化层33，在N型外32的有源器件区域表面设有P型阱341，在P型阱341内设有N型源3411和P型接触层3412，在N型重掺杂埋层31上设有深N型连接层35，在深N型连接层35上方设有N型漏351，N型漏351及P型接触层3412分别位于场氧化层33的两侧，在N型外延层32上的N型源和P型接触层以外的有源器件区域上方设有多晶硅栅37，在多晶硅栅37与N型外32之间设有薄栅氧化层36，在场氧化层33的上方、P型接触层3412的上方及多晶硅栅37的上方设有氧化层38，多晶硅37的形状可以是三角形、方形、圆形、异形或是其他形状，高压P型横向管2包括设在P型衬底1上的N型重掺杂埋层21，在N型重掺杂埋层21上设有N型外延层22，在N型外延层22上的非有源器件区域设有场氧化层23，在N型外延层22上的有源器件区域设有N型阱24，P型漏251，在N型阱24内设有P型源241和N型接触层242，在P型漏251及与之相邻的场氧化层下方设有P型漂移区25，在位于N型阱与P型漂移区25之间的N型外延层22的有源器件区域及P型漂移区25内的场氧化层上方设有厚栅氧化层26，在厚栅氧化层26的上方设有多晶硅栅27，在场氧化层、P型源、P型漏及多晶硅栅的上方设有氧化层28，在本实施例中，在N型外延层32上的有源器件区域内的P型阱有多个，其中，设有P型接触层3412和N型源3411的P型阱341被设置在与场氧化层33相邻的位置，在场氧化层33的非相邻位置上的P型阱342内设有2个N型源3421和3423，在两个N型源3421和3423之间设有P型接触层3422，在N型外延层32上的非有源器件区域内且位于场氧化层33的下方设有浮置场限环331，该浮置场限环是一层P型掺杂层，没有接上任何电压。
实施例3一种用于等离子平板显示器行扫描驱动芯片用的高压器件结构的制备方法，其特征在于第一步取P型衬底，对其进行预清洗；在P型衬底上制备N型重掺杂埋层；然后生长N型外延层；在外延层上制备深P型隔离环和高压N型纵向MOS管的深N型漏连接层；在N型埋层上的外延层上制备高压P型MOS的P型漂移区，然后制备高压N型MOS管的P型阱、P型场限环和高压P型MOS的N型阱和P型缓冲层，其中P型场限环位于场氧化层下方；再在外延层表面非有源器件处生长场氧化层；然后制备高压P型MOS的厚栅氧化层及高压N型MOS的薄栅氧化层；然后调整沟道阈值电压，在氧化层制备多晶硅栅和高压P型MOS的场极板。第二步制备源区、漏区及接触孔，淀积氧化层，蒸铝，最后，反刻铝、钝化处理。
权利要求
1.一种等离子平板显示器驱动芯片用的高压器件结构，至少包含1个芯片单元，该芯片单元包括P型衬底(1)，其特征在于在P型衬底(1)上设有高压P型横向MOS管(2)和纵向MOS管(3)，在高压P型横向MOS管(2)和高压型纵向MOS管(3)之间设有深P型隔离环(4)，高压N型纵向MOS管(3)包括设在P型衬底(1)上的N型重掺杂埋层(31)，在N型重掺杂层(31)上设有N型外(32)，在N型外延层(32)的外有源器件区域表面设有场氧化层(33)，在N型外(32)的有源器件区域表面设有P型阱(341)，在P型阱(341)内设有N型源(3411)和P型接触层(3412)，在N型重掺杂埋层(31)上设有深N型连接层(35)，在深N型连接层(35)上方设有N型漏(351)，N型漏(351)及P型接触层(3412)分别位于场氧化层(33)的两侧，在N型外延层(32)上的N型源和P型接触层以外的有源器件区域上方设有多晶硅栅(37)，在多晶硅栅(37)与N型外(32)之间设有薄栅氧化层(36)，在场氧化层(33)的上方、P型接触层(3412)的上方及多晶硅栅(37)的上方设有氧化层(38)。
2.根据权利要求1所述的等离子平板显示器驱动芯片用的高压器件结构，其特征在于高压P型横向管(2)包括设在P型衬底(1)上的N型重掺杂埋层(21)，在N型重掺杂埋层(21)上设有N型外延层(22)，在N型外延层(22)上的非有源器件区域设有场氧化层(23)，在N型外延层(22)上的有源器件区域设有N型阱(24)，P型漏(251)，在N型阱(24)内设有P型源(241)和N型接触层(242)，在P型漏(251)及与之相邻的场氧化层下方设有P型漂移区(25)，在位于N型阱与P型漂移区(25)之间的N型外延层(22)的有源器件区域及P型漂移区(25)内的场氧化层上方设有厚栅氧化层(26)，在厚栅氧化层(26)的上方设有多晶硅栅(27)，在场氧化层、P型源、P型漏及多晶硅栅的上方设有氧化层(28)。
3.根据权利要求1所述的等离子平板显示器驱动芯片用的高压器件结构，其特征在于在P型漂移区域(25)内的P型漏(251)下方设有缓冲层(252)。
4.根据权利要求1所述的等离子平板显示器驱动芯片用的高压器件结构，其特征在于在厚栅氧化层(26)上方且在氧化层(28)下方设有浮置场极板(261)。
5.根据权利要求1所述的等离子平板显示器驱动芯片用的高压器件结构，其特征在于在N型外延层(32)上的有源器件区域内的P型阱有多个，其中，设有P型接触层(3412)和N型源(3411)的P型阱(341)被设置在与场氧化层(33)相邻的位置，在场氧化层(33)的非相邻位置上的P型阱(342)内设有2个N型源(3421和3423)，在两个N型源(3421和3423)之间设有P型接触层(3422)。
6.根据权利要求1、2或多或少所述的等离子平板显示器驱动芯片用的高压器件结构，其特征在于在N型外延层(32)上的非有源器件区域内且位于场氧化层(33)的下方设有浮置场限环(331)。
7.一种用于制备权利要求1所述的高压器件结构的制备方法，其特征在于第一步取P型衬底，对其进行预清洗；在P型衬底上制备N型重掺杂埋层；然后生长N型外延层；在外延层上制备深P型隔离环和高压N型纵向MOS管的深N型漏连接层；在N型埋层上的外延层上制备高压P型MOS的P型漂移区，然后制备高压N型MOS管的P型阱、P型场限环和高压P型MOS的N型阱和P型缓冲层，其中P型场限环位于场氧化层下方；再在外延层表面非有源器件处生长场氧化层；然后制备高压P型MOS的厚栅氧化层及高压N型MOS的薄栅氧化层；然后调整沟道阈值电压，在氧化层制备多晶硅栅和高压P型MOS的场极板。第二步制备源区、漏区及接触孔，淀积氧化层，蒸铝，最后，反刻铝、钝化处理。
全文摘要
平板显示器行扫描驱动芯片用的高压器件结构含P型衬底，衬底上有高压P型横向MOS管和纵向管，其间设深P型隔离环，纵向管含衬底上的N型重掺杂埋层，埋层上有N型外延层，外延层上设场氧化层，外延层上设P型阱，P型阱内设N型源和P型接触层，埋层上设深N型连接层，连接层上方设N型漏，N型漏及接触层位于场氧两侧，外延层上方设多晶硅栅，在多晶硅栅与外延层之间设栅氧，场氧、接触层及多晶硅栅上方设氧化层。方法P型衬底制N埋层；生长N外延；制隔离环和连接层；外延上制P管P漂，制N管P型阱、P型场限环和P管的N阱和P型缓冲层，P型场限环位于场氧下方；长场氧；制P管厚栅氧及N管薄栅氧；氧化层制多晶硅栅和P管场极板。
文档编号H01L21/8238GK1527387SQ03158280
公开日2004年9月8日 申请日期2003年9月22日 优先权日2003年9月22日
发明者孙伟锋, 易扬波, 孙智林, 时龙兴 申请人:东南大学