专利名称：薄膜晶体管,用于制造薄膜晶体管的方法和具有该晶体管的电子设备的制作方法
技术领域：
本发明涉及一种包括层结构的衬底上的薄膜晶体管，其包括半导体层，其具有在第一另外的掺杂区域和第二另外的掺杂区域之间的第一掺杂区域和第二掺杂区域，并且具有在第一掺杂区域和第二掺杂区域之间的未掺杂区域，第一掺杂区域和第二掺杂区域具有比第一另外的掺杂区域和第二另外的掺杂区域更低的导电率；和氧化物层，其部分覆盖了半导体层的表面。
本发明还涉及一种用于制造该薄膜晶体管的方法。
本发明进一步涉及一种电子设备，其具有耦合到第一驱动电路配置和第二驱动电路配置的矩阵阵列，矩阵阵列、第一驱动电路配置和第二驱动电路配置中的至少一个包括多个薄膜晶体管。
背景技术：
薄膜晶体管(TFT)通常用于有源矩阵阵列设备中，如液晶显示(LCD)设备和存储设备。然而，TFT在该设备中的使用不是没有问题的。例如，为了确保TFT的性能允许实现高性能应用，该TFT须能够执行高速切换。例如，具有包括相对短的沟道长度的多晶硅或晶体硅半导体层的TFT可以满足此要求。然而，该设备具有这样的缺陷，即在高度掺杂的漏极区域和栅极下面的未掺杂区域之间出现了大的场梯度，其可能在TFT的漏极和栅极之间导致热载流子注入效应，这可以严重地损坏该TFT。
通过将第二轻度掺杂区域引入到在TFT的高度掺杂漏极区域内部的半导体层中，可以减小该问题。该轻度掺杂区域引起高度掺杂区域和栅极下面的未掺杂区域之间的场梯度的减小，而且出于该原因其被称为场减弱区域。因此，在高度掺杂区域和栅极下面的未掺杂区域之间获得了更加平缓的压降，例如，其减少了破坏性的热载流子注入效应的发生。典型地，出于简化的原因，在较重度掺杂的区域之间实现了两个轻度掺杂的区域。通过使用自对准工艺，其中TFT的导电栅极用作掩模，容易地实现了这些轻度掺杂的区域。该轻度掺杂的区域可由覆盖导电栅极侧面的导电间隔物覆盖，以确保对热载流子效应的较好的控制能力，并且获得增强的导电接触，即，在源极和漏极之间的导电栅极下面的较好的导电沟道。导电栅极和相邻间隔物的该配置可以用作用于实现漏极和源极区域的掩模。
然而，该配置引入了另一问题。具有相对短的沟道的TFT具有相对好的沟道导电率。然而，因此源电极和漏电极之间的总的串联电阻成为问题。因此，不同于具有包括源极或漏极区域的有限部分的导电接触，源极和漏极的表面大部分由导电接触覆盖，因此减小了源电极和漏电极之间的距离，并且由此减小了串联电阻。然而，如果这些导电接触在源极和漏极表面的大的范围上延伸，则导电接触和导电栅极之间的距离可能变小，特别是在使用导电间隔物覆盖场减弱区域时。因此，在导电栅极和导电接触之间可能更加容易地发生短路，其致使TFT不可操作。
美国专利US6410373公开了一种用于制造多晶硅TFT的方法，其中，在一端选择性淀积而形成的导电间隔物组和另一端上的硅化物源和漏电极之间引入了第二组绝缘间隔物。该绝缘间隔物覆盖了导电间隔物的侧面，并且其是通过去除一部分氧化物层并且在导电间隔物的侧壁上形成绝缘间隔物而形成的。该绝缘间隔物增加了导电栅极和源或漏硅化物电极之间的横向绝缘，因此减小了栅极和源极或漏极之间短路的风险。
事实上，如美国专利US6410373所公开的措施不是令人满意的。一个问题在于，寄生电流可能在导电栅极同重度掺杂源极和漏极区域之间、经由导电间隔物和绝缘间隔物之间的接触区域流动，该接触区域可操作为导电栅极同源极和漏极区域之间的导电寄生通路。这是严重的问题，这是因为这些电流可能是足够高的，致使TFT不可操作。
发明内容
本发明的第一目的在于，提供一种TFT，其具有较少的导电栅极和源极/漏极区域之间的导电寄生通路。
本发明的第二目的在于，提供一种方法，用于制造一种TFT，其具有较少的导电栅极和源极/漏极区域之间的导电寄生通路。
本发明的第三目的在于，提供一种电子设备，其受益于TFT的导电栅极和源极/漏极区域之间的较少的导电寄生通路。
本发明在衬底上提供了一种薄膜晶体管，其包括半导体层，其具有在第一另外的掺杂区域和第二另外的掺杂区域之间的第一掺杂区域和第二掺杂区域，并且具有在第一掺杂区域和第二掺杂区域之间的未掺杂区域，第一掺杂区域和第二掺杂区域具有比第一另外的掺杂区域和第二另外的掺杂区域更低的导电率；和氧化物层，其部分覆盖了半导体层的表面，该氧化物层承载未掺杂区域上的导电栅极，其具有基本上垂直于氧化物层的第一侧和第二侧；第一间隔物和第二间隔物，其分别与导电栅极的第一侧和第二侧相邻；第一绝缘间隔物，其与导电栅极的第一侧相对同第一间隔物的侧面相邻；和第二绝缘间隔物，其与导电栅极的第二侧相对同第二间隔物的侧面相邻；该TFT进一步包括具有第一另外的掺杂区域的第一导电接触；和具有第二另外的掺杂区域接触的第二导电接触。
第一绝缘间隔物和第二绝缘间隔物在氧化物层上的安置消除了对于第一另外的掺杂区域和第二另外的掺杂区域的泄漏通路，即经由第一间隔物和第一绝缘间隔物以及第二间隔物和第二绝缘间隔物之间的接触表面到达半导体层中的源极和漏极区域的存在。因此，导电栅极同第一另外的掺杂区域和第二另外的掺杂区域之间的寄生通路通过相邻绝缘间隔物下面的氧化物层的整个长度而延伸，以到达半导体层中的掺杂区域。这基本上减小了导电栅极同第一和第二另外的掺杂区域之间的寄生通路的导电率。
在实施例中，第一间隔物和第二间隔物包括导电材料。
尽管第一间隔物和第二间隔物可以是绝缘材料，例如美国专利US5786241中所公开的，但是有利的是在第一和第二掺杂区域上使用导电间隔物，这是因为获得了对TFT中的热载流子效应的较好的控制以及导电栅极下面的沟道中的较好的导电率。
在另一实施例中，第一导电接触和第二导电接触包括硅化物层。
在半导体层中的第一和第二另外的掺杂区域的暴露区域上形成硅化物层具有这样的优点，即以相对低的成本获得了同源极和漏极区域的良好的导电接触。
在另一实施例中，半导体层包括多晶硅材料。
即使本发明对于具有受到大寄生电流困扰的半导体层的TFT是有利的，该层包括微晶硅和晶体硅，但是本发明对于多晶硅TFT中的应用是特别有利的，这是因为至少在此刻这些类型的TFT提供了成本和性能之间的良好折衷。
本发明还提供了一种用于在包括半导体层的衬底上制造薄膜晶体管的方法，该半导体层具有第一掺杂区域和第二掺杂区域之间的未掺杂区域、以及部分覆盖该半导体层的表面的氧化物层，该氧化物层承载未掺杂区域上的导电栅极，其具有基本上垂直于该氧化物层的第一侧和第二侧，第一掺杂区域和第二掺杂区域是使用导电栅极作为掩模在自对准步骤中形成的，该方法包括步骤在氧化物层上提供第一间隔物和第二间隔物，其分别与导电栅极的第一侧和第二侧相邻；使用导电栅极、第一间隔物和第二间隔物作为另一掩模，将第一另外的掺杂区域和第二另外的掺杂区域注入到半导体层中，第一另外的掺杂区域和第二另外的掺杂区域比第一掺杂区域和第二掺杂区域更具导电性；在氧化物层上提供第一绝缘间隔物，其与导电栅极的第一侧相对同第一间隔物相邻，并且在氧化物层上提供第二绝缘间隔物，其与导电栅极的第二侧相对同第二间隔物相邻；去除覆盖第一另外的掺杂区域和第二另外的掺杂区域的氧化物层的暴露区域；以及，向第一另外的掺杂区域提供第一导电接触，并且向第二另外的掺杂区域提供第二导电接触。
这具有这样的优点，即TFT是通过安置在氧化物层上面的第一和第二间隔物以及第一和第二绝缘间隔物形成的，其提供了在导电栅极和半导体层中的第一和第二另外的掺杂区域之间具有良好绝缘的TFT结构。通过减小导电栅极和源极/漏极区域之间的寄生通路的导电率，提高了TFT制造工艺的产量，这是因为，由于导电栅极同源极和漏极区域之间存在过大的寄生电流，少数TFT区域将被证明是不可操作的。
在实施例中，提供第一间隔物和第二间隔物的步骤包括淀积导电间隔物材料。
这具有这样的优点，即获得了导电栅极同轻度掺杂的第一和第二掺杂区域之间的良好的导电接触。
在另一实施例中，向第一另外的掺杂区域提供第一导电接触和向第二另外的掺杂区域提供第二导电接触的步骤包括使导电材料同半导体层反应以形成硅化物。
使用硅化物形成同TFT的源极和漏极区域的导电接触这一事实是有利的，这是因为在源电极和漏电极之间获得了较低的串联电阻，除此之外，本发明的方法具有额外的优点。由于氧化物层上不同结构的形成与氧化物层覆盖具有第一和第二另外的掺杂区域的半导体层区域同时进行，因此这些区域未暴露给这些工艺步骤。因此，这些区域未被这些工艺步骤所污染。事实上，这些区域所直接暴露的仅有步骤是，去除氧化物层和淀积导电材料，用于形成硅化物。这是有利的，原因在于随着同用于形成硅化物的淀积导电材料反应的半导体层区域中的污染物水平的增加，所形成的硅化物的质量劣化。
在另一实施例中，去除覆盖第一另外的掺杂区域和第二另外的掺杂区域的氧化物层的暴露区域的步骤是使用导电栅极、第一间隔物、第二间隔物、第一绝缘间隔物和第二绝缘间隔物作为掩模而执行的。
这具有这样的优点，即该步骤可以以自对准方式执行，由此进一步减少了用于工艺的掩模数量。
本发明进一步提供了一种电子设备，其包括耦合到第一驱动电路配置和第二驱动电路配置的有源矩阵阵列，第一驱动电路配置和第二驱动电路配置耦合到电源；有源矩阵阵列、第一驱动电路配置和第二驱动电路配置中的至少一个包括如此处所述的多个薄膜晶体管。
该电子设备受益于根据本发明的TFT的使用，这是因为，通过减小TFT的栅极和源极/漏极区域之间的寄生通路的导电率，改善了有源矩阵阵列的性能。而且，由于较少的电流泄漏，减少了对电源的要求，其提高了电源的寿命。这对于便携电子设备，如移动电话、个人数字助理和膝上型电脑的的电源，如电池或电池组是特别有利的。
通过参考附图，借助于非限制性示例，更加详细地描述了本发明，在附图中图1a～1f示意性示出了导致根据本发明的TFT的不同步骤；并且图2示意性示出了根据本发明的电子设备。
具体实施例方式
图1a示意性示出了TFT100的第一中间结构。TFT100安装在衬底102上，其由半导体层120覆盖。半导体层120可通过已知技术形成，并且可以例如包括微晶硅、多晶硅(多晶硅)或结晶硅材料。应当强调，通过淀积非晶硅层，随后进行结晶步骤，可以形成多晶硅材料。结晶步骤可以通过已知技术完成，诸如激光诱导结晶和温控结晶。
同样可以使用已知的淀积技术形成的氧化物层140覆盖了半导体层120。在氧化物层140的上面安装了导电栅极104。通过在氧化物层140上淀积金属，诸如铝，并且对该金属构图以成形导电栅极104的后继步骤，可以形成导电栅极104。随后，导电栅极104用作自对准注入步骤中的掩模，其中第一掺杂区域121和第二掺杂区域122注入到半导体层120中，留下覆盖第一掺杂区域121和第二掺杂区域122之间的未掺杂区域123的导电栅极104。第一掺杂区域121和第二掺杂区域122是使用低剂量注入形成的，以在这些区域中引入场减弱(field relief)。
图1b示出了TFT100的第二中间结构，其是在分别提供了与导电栅极104的第一和第二侧相邻的第一间隔物111和第二间隔物112之后获得的。第一间隔物111被安置为与导电栅极104的第一侧相邻并接触，其取向基本上与氧化物层140垂直，并且第二间隔物112被安置为与导电栅极104的第二侧相邻并接触，该第二侧取向基本上也与氧化物层140垂直。优选地，通过在第二中间结构的暴露表面上淀积间隔物材料层，并且例如借助于各向异性刻蚀步骤对该间隔物材料构图以形成第一间隔物111和第二间隔物112，形成了第一间隔物111和第二间隔物112。然而，其他的形成技术，如选择性淀积，也是可行的。
第一间隔物111和第二间隔物112至少部分地分别覆盖了第一掺杂区域121和第二掺杂区域122，并且结合导电栅极104可以主要用作用于本发明的方法中的后继步骤的另外的掩模，在该情况中，第一间隔物111和第二间隔物112可以是绝缘间隔物，其可由非晶硅形成。可替换地，如果第一间隔物111和第二间隔物112还应具有提供针对有害的热载流子效应发生的增强控制的功能，或者提高在导电栅极104下面第一掺杂区域121和第二掺杂区域122之间待形成的沟道中的导电率的功能，则第一间隔物111和第二间隔物112可由导电间隔物材料形成。第一间隔物111和第二间隔物112还可以由与导电栅极104接触的导电部分形成，或者由非导电部分形成。
图1c示出了在执行本方法的第二步骤之后获得的TFT100的第三中间结构，即，将导电栅极104、第一间隔物111和第二间隔物112用作另一掩模，将第一另外的掺杂区域125和第二另外的掺杂区域126注入到半导体层120中，第一另外的掺杂区域125和第二另外的掺杂区域126比第一掺杂区域121和第二掺杂区域122更具导电性。典型地，第一另外的掺杂区域125和第二另外的掺杂区域126定义了TFT100的源极和漏极区域。在这一点上，应当强调，如图1A详细描述中所描述的注入第一掺杂区域121和第二掺杂区域122的步骤可以包括，在包括分别由第一掺杂区域121和第一另外的掺杂区域125以及第二掺杂区域122和第二另外的掺杂区域126覆盖的区域的半导体层120的区域中，注入低剂量的掺杂剂。在该情况中，注入第一另外的掺杂区域125和第二另外的掺杂区域126的步骤仅包括将这些区域中的低掺杂浓度增加到较高的掺杂浓度。
图1d示出了执行本方法的第三步骤之后获得的TFT100的第四中间结构，即，在与导电栅极104的第一侧相对提供同第一间隔物111相邻的第一绝缘间隔物115，并且在与导电栅极104的第二侧相对提供同第二间隔物112相邻的第一绝缘间隔物116。第一绝缘间隔物115和第二绝缘间隔物116在氧化物层140的上面形成，其具有这样的优点，即从导电栅极104到第一另外的掺杂区域125或到第二另外的掺杂区域126的泄漏通路在第一间隔物111和第一绝缘间隔物115下面、或者在第二间隔物112和第二绝缘间隔物116下面的氧化物层140上方延伸。由于氧化物层140理想地不具有针孔，因此该配置导致了关于TFT100的较长的、较少导电寄生通路。
优选地，通过在TFT100的第三中间结构的暴露表面上淀积绝缘材料层，并且例如借助于刻蚀技术对该绝缘材料构图以形成第一绝缘间隔物115和第二绝缘间隔物116，形成了第一绝缘间隔物115和第二绝缘间隔物116。然而，其他的提供第一绝缘间隔物115和第二绝缘间隔物116的方法也是可行的，如选择性淀积。
应当强调，即使第一间隔物111和第二间隔物112是绝缘间隔物，第一绝缘间隔物115和第二绝缘间隔物116的存在也是有利的，这是因为，例如第一间隔物111和第二间隔物112的横向尺寸被选择用于第一另外的掺杂区域125和第二另外的掺杂区域126的自对准注入的目的，在该情况中，这些尺寸不足以提供导电栅极104同连接到TFT100的源极和漏极的电极之间的适当绝缘。
图1e示出了对TFT100的第四中间结构执行本方法的第四步骤之后获得的TFT100的第五中间结构，即，去除覆盖第一另外的掺杂区域125和第二另外的掺杂区域126的氧化物层140的暴露区域。通过已知的刻蚀技术并且将导电栅极104、第一间隔物111、第二间隔物112、第一绝缘间隔物115和第二绝缘间隔物116用作自对准工艺中的掩模，可以实现该步骤。该步骤被执行以能够使第一另外的掺杂区域125和第二另外的掺杂区域126的连接，即TFT100的源极和漏极区域，具有导电接触。
图1f示意性示出了本方法第五步骤之后获得的TFT100，即，向第一另外的掺杂区域125提供第一导电接触135，并且向第二另外的掺杂区域126提供第二导电接触136。这是通过自对准工艺实现的，其中金属被淀积在第一另外的掺杂区域125和第二另外的掺杂区域126上面的半导体层120的暴露区域上。随后该金属同半导体层120反应，以形成第一导电接触135和第二导电接触136，导电材料是硅化物。然后，从TFT100的暴露表面上去除未反应材料。由于半导体层120在TFT100的工艺步骤过程中受到氧化物层140的保护，因此在第一另外的掺杂区域125和第二另外的掺杂区域126上将不会出现显著的污染物。因此，硅化物接触135和136的形成将不受显著的污染物浓度的存在的影响，由此得到了高质量的硅化物接触。
在这一点上，应当强调，对于图1中所示的TFT100，没有必要通过图1及其详细描述中所描述的方法形成；本发明的教授内容应保护如图1F中所示的TFT100的结构，不论制造TFT100的方式如何。
图2示出了电子设备200的有关部分的示意性示例，其典型地受益于本发明的教授内容。电子设备200具有有源矩阵(AM)阵列220，其经由多个导体242耦合到第一驱动电路配置240。此外，有源矩阵阵列220经由另外的多个导体262耦合到第二驱动电路配置260。第一驱动电路配置240、第二驱动电路配置260、多个导体242以及另外的多个导体262可以形成有源矩阵阵列220的完整部分。第一驱动电路配置240和第二驱动电路配置260经由各自的电源线282和284耦合到电源280，并且被配置为选择性地将矩阵元件222驱动到预定义的状态。矩阵元件222可以包括AMLCD像素。每个矩阵元件222包括TFT100，尽管仅出于清楚的原因，仅在左下方的矩阵元件222中示出了TFT100。
导电栅极104和源极/漏极区域，即TFT100的第一另外的掺杂区域125和第二另外的掺杂区域126，其之间的寄生通路的导电率对矩阵阵列220的性能以及电子设备200的功耗有着显著的影响。该导电率越高，维持有源矩阵阵列220的输出质量就越困难，并且电子设备200的功耗越高。后者对电池供电设备是特别成问题的，其中电源280包括一组电池或电池组，这是因为这减小了电子设备200的操作时间。这是重要的缺陷，原因在于电子设备200的操作时间，即电子设备200在须更换电池或对电池再充电之前能够进行操作的时间，是一个重要的销售参数。
因此，如果矩阵元件220中的TFT100是根据本发明的教授内容以及例如图1及其详细描述所示的TFT，则这是一个重要的优点，这是因为，引入该TFT100提高了电子设备200的其他元件的寿命，即电源280，特别是如果电源280包括电池装置的情况。如果第一驱动电路配置240和第二驱动电路配置260也使用根据本发明的教授内容的TFT100形成，则该优点变得更加显著，原因在于这进一步减小了电子设备200中的寄生电流。
此外，如图1所示并如附属详细描述中所述，TFT100的导电栅极104同第一另外的掺杂区域125和第二另外的掺杂区域126中至少一个之间的寄生通路的导电率的减小具有这样的优点，即提高了包括TFT100的部件的产量，如有源矩阵阵列220、第一驱动电路配置240或第二驱动电路配置260。因此，电子设备200可以以更具竞争性的价格进行销售。
应当注意，上文提及的实施例说明而非限制本发明，并且在不偏离附属权利要求的范围的前提下，本领域的技术人员将能够设计许多可替换的实施例。在权利要求中，置于圆括号之间的任何参考数字不应被解释为限制权利要求。词“包括”并未排除除了权利要求中所列出以外的元件或步骤的存在。元件前的词“一个”并未排除多个该元件的存在。本发明可以借助于包括数个不同元件的硬件实现。在列举了数个装置的设备权利要求中，数个这些装置可由硬件的同一事项物化。在相互不同的独立权利要求中陈述了某些措施这一仅有的事实并非指出这些措施的组合不能成为优点。
权利要求
1.一种衬底(102)上的薄膜晶体管(100)，包括半导体层(120)，其具有在第一另外的掺杂区域(125)和第二另外的掺杂区域(126)之间的第一掺杂区域(121)和第二掺杂区域(122)，并且具有在第一掺杂区域(121)和第二掺杂区域(122)之间的未掺杂区域(123)，第一掺杂区域(121)和第二掺杂区域(122)具有比第一另外的掺杂区域(125)和第二另外的掺杂区域(126更低的导电率；和氧化物层(140)，其部分覆盖了半导体层(120)的表面，该氧化物层(140)承载-未掺杂区域(123)上的导电栅极(104)，其具有基本上垂直于氧化物层(140)的第一侧和第二侧；-第一间隔物(111)和第二间隔物(112)，其分别与导电栅极(104)的第一侧和第二侧相邻；-第一绝缘间隔物(115)，其与导电栅极(104)的第一侧相对同第一间隔物(111)的侧面相邻；和-第二绝缘间隔物(116)，其与导电栅极(104)的第二侧相对同第二间隔物(112)的侧面相邻；该薄膜晶体管(100)进一步包括具有第一另外的掺杂区域(125)的第一导电接触(135)；和具有第二另外的掺杂区域(126)的第二导电接触(136)。
2.权利要求1的薄膜晶体管(100)，其中第一间隔物(111)和第二间隔物(112)包括导电材料。
3.权利要求1或2的薄膜晶体管(100)，其中第一导电接触(135)和第二导电接触(136)包括硅化物层。
4.权利要求1或2的薄膜晶体管(100)，其中半导体层(120)包括多晶硅材料。
5.一种用于在包括半导体层(120)的衬底上制造薄膜晶体管(100)的方法，该半导体层具有在第一掺杂区域(121)和第二掺杂区域(122)之间的未掺杂区域(123)、以及部分覆盖该半导体层(120)的表面的氧化物层(140)，该氧化物层(140)承载未掺杂区域(123)上的导电栅极(104)，该导电栅极(104)具有基本上垂直于该氧化物层(140)的第一侧和第二侧；第一掺杂区域(121)和第二掺杂区域(122)是使用导电栅极(104)作为掩模在自对准步骤中形成的，该方法包括步骤在氧化物层(140)上提供第一间隔物(111)和第二间隔物(112)，其分别与导电栅极(104)的第一侧和第二侧相邻；使用导电栅极(104)、第一间隔物(111)和第二间隔物(112)作为另外的掩模，将第一另外的掺杂区域(125)和第二另外的掺杂区域(126)注入到半导体层中，该第一另外的掺杂区域(125)和第二另外的掺杂区域(126)比第一掺杂区域(121)和第二掺杂区域(122)更具导电性；在氧化物层(140)上提供第一绝缘间隔物(115)，其与导电栅极(104)的第一侧相对同第一间隔物(111)相邻，并且在氧化物层(140)上提供第二绝缘间隔物(116)，其与导电栅极(104)的第二侧相对同第二间隔物(112)相邻；去除覆盖第一另外的掺杂区域(125)和第二另外的掺杂区域(126)的氧化物层(140)的暴露区域；以及向第一另外的掺杂区域(125)提供第一导电接触(135)，并且向第二另外的掺杂区域(126)提供第二导电接触(136)。
6.权利要求5的方法，其中提供第一间隔物(111)和第二间隔物(112)的步骤包括淀积导电间隔物材料。
7.权利要求5或6的方法，其中向第一另外的掺杂区域(125)提供第一导电接触(135)和向第二另外的掺杂区域(126)提供第二导电接触(136)的步骤包括使导电材料同半导体层(120)反应以形成硅化物。
8.权利要求5或6的方法，其中去除覆盖第一另外的掺杂区域(125)和第二另外的掺杂区域(126)的氧化物层(140)的暴露区域的步骤是使用导电栅极(104)、第一间隔物(111)、第二间隔物(112)、第一绝缘间隔物(115)和第二绝缘间隔物(116)作为掩模而执行的。
9.一种电子设备(200)，包括耦合到第一驱动电路配置(240)和第二驱动电路配置(260)的有源矩阵阵列(220)，第一驱动电路配置(240)和第二驱动电路配置(260)耦合到电源(280)，有源矩阵阵列(220)、第一驱动电路配置(240)和第二驱动电路配置(260)中的至少一个包括多个如权利要求1～4中任何一个的薄膜晶体管(100)。
10.权利要求9的电子设备(200)，其中电源(280)包括电池装置。
11.一种基本上如这里通过参考附图所描述的薄膜晶体管(100)。
12.一种基本上如这里通过参考附图所描述的用于制造薄膜晶体管(100)的方法。
13.一种基本上如这里通过参考附图所描述的电子设备(200)。
全文摘要
一种薄膜晶体管(100)安装在衬底(102)上，其由半导体层(120)覆盖。该半导体层(120)具有第一掺杂区域(121)和第二掺杂区域(122)以及它们之间的未掺杂区域(123)。此外，该半导体层(120)具有第一另外的掺杂区域(125)和第二另外的掺杂区域(126)，其形成了薄膜晶体管(100)的源极和漏极，并且相比于第一掺杂区域(121)和第二掺杂区域(122)，其是较为重度掺杂的。半导体层(120)的一部分由氧化物层(140)覆盖，其承载未掺杂区域(130)上的导电栅极(104)以及分别位于第一掺杂区域(121)和第二掺杂区域(122)上的第一间隔物(111)和第二间隔物(112)。此外，氧化物层(140)承载第一绝缘间隔物(125)和第二绝缘间隔物(126)，以提供栅极结构分别同第一导电接触(135)和第二导电接触(136)之间的足够的绝缘。由于第一间隔物(111)、第二间隔物(112)、第一绝缘间隔物(115)和第二绝缘间隔物(116)安装在氧化物层(140)上，因此获得了具有有利的寄生导电率特性的薄膜晶体管(100)。
文档编号H01L29/786GK1732559SQ200380107533
公开日2006年2月8日 申请日期2003年12月11日 优先权日2002年12月24日
发明者C·格拉斯, S·D·布罗特尔顿 申请人:皇家飞利浦电子股份有限公司