专利名称：增大硅片单位面积金属－电介质－金属电容容量的方法
技术领域：
本发明涉及半导体集成电路工艺技术领域，尤其是涉及一种增大硅片单位面积金属-电介质-金属电容容量的工艺方法。
背景技术：
在目前的半导体工艺中，有这样一种工艺来制作金属-电介质-金属电容，其工艺过程是，在层间膜工艺/钨接触孔或钨通孔形成后，先淀积好下部电极的金属，再淀积一层介质膜，然后淀积上部电极，最后将上部，下部电极分别进行光刻、刻蚀，得到一个金属-电介质-金属电容。上述金属-电介质-金属电容容量的制作工艺已在实际生产中得到广泛应用。
这种金属-电介质-金属电容在许多实际应用中需占用很大比例的硅片面积，工业界现使用的该电容通常在0.5-1.5fF/um2范围。利用1fF/um2的容量，有些产品中这种电容占到20％到50％的芯片面积，因此即使只从该电容本身的要求出发，增大单位面积的电容容量，减少单位芯片的成本，提高集成度就已很重要。而且，在不少工艺中，为了减少大面积金属可能对器件的特性，回路的性能造成影响，许多器件被禁止置于大面积金属之下，这同样要求增大单位面积的该电容的容量，减少单位芯片中该容量的面积以达到使这一限制达到最小化。
通常的增大单位面积电容容量的方法有两种一种是减薄介质膜的厚度，一种是增大介质膜的介电常数。
采用第一种方法时，会遇到两个问题1.对介质的质量，成膜设备要有更高的要求。因为介质膜越薄，越容易出现缺陷点，造成该电容的击穿电压不良，影响成品率。
2.减薄介质膜厚度，电容的击穿电压也随之降低，太薄有时不能满足电路的要求。
因此减薄介质膜的厚度有一定的限度。
采用第二种方法，会有以下的问题1.引入新材料可能增加工艺集成的难度。
2.需增加新设备的投资。
因此实际中广泛使用的容量介质膜仍是氧化硅，氮化硅和氮氧化硅等膜。
发明内容
本发明的目的在于针对现有技术的上述不足，提出一种增大金属-电介质-金属电容容量，从而增大硅片单位面积的电容容量的工艺方法。
本发明的上述目的是通过下述技术方案实现的(1)完成层间膜平坦化，通孔或接触孔光刻/刻蚀/接触用金属淀积/金属CMP或反刻；(2)通过光刻，刻蚀在制作电容的区域上的层间膜上开出沟槽；(3)淀积下部电极；(4)淀积介质膜；(5)淀积上部电极；(6)完成上部电极的图形化(光刻/刻蚀)；
(7)完成下部电极的图形化(光刻/刻蚀)。
和现有技术相比，本发明具有以下有益效果增大了金属-电介质-金属电容容量，能在介质厚度一定的条件下将硅片单位面积的电容容量提高，减少每个芯片的该容量所占面积，提高集成度。
具体实施例方式
下面结合实施例对本发明作进一步描述。
一般的金属-电介质-金属电容的制作工艺为1、完成层间膜平坦化，通孔或接触孔光刻/刻蚀/接触用金属(通常使用钨)淀积/金属CMP或反刻；2、淀积下部电极；3、淀积介质膜；4、淀积上部电极；5、完成上部电极的图形化(光刻/刻蚀)；6、完成下部电极的图形化(光刻/刻蚀)。
这样做成的电容是二维平面的。
本发明提出了一种新的流程。在下部电极淀积之前，在将要制作电容的部分通过光刻/刻蚀，在该区域的层间膜上形成沟槽，这样通过增大单位硅片面积上下部电极的面积，获得更大的单位硅片面积的电容容量。
工艺流程如下1、完成层间膜平坦化，通孔或接触孔光刻/刻蚀/接触用金属(通常使用钨)淀积/金属CMP或反刻；2、通过光刻，刻蚀在制作电容的区域上的层间膜上开出沟槽；
3、淀积下部电极；4、淀积介质膜；5、淀积上部电极；6、完成上部电极的图形化(光刻/刻蚀)；7、完成下部电极的图形化(光刻/刻蚀)。
这样做成的电容是三维的，可以增大硅片单位面积的电容容量。
权利要求
1.一种增大硅片单位面积金属-电介质-金属电容容量的方法，其特征在于通过以下工艺流程制备而成(1)完成层间膜平坦化，通孔或接触孔光刻/刻蚀/接触用金属淀积/金属CMP或反刻；(2)通过光刻，刻蚀在制作电容的区域上的层间膜上开出沟槽；(3)淀积下部电极；(4)淀积介质膜；(5)淀积上部电极；(6)完成上部电极的图形化(光刻/刻蚀)；(7)完成下部电极的图形化(光刻/刻蚀)。
全文摘要
本发明公开了一种增大硅片单位面积金属－电介质－金属电容容量的方法，利用本方法可增大硅片单位面积的电容容量。其技术方案是完成层间膜平坦化，通孔或接触孔光刻/刻蚀/接触用金属淀积/金属CMP或反刻，然后通过光刻，刻蚀在制作电容的区域上的层间膜上开出沟槽，之后淀积下部电极，淀积介质膜，淀积上部电极，最后完成上部电极的图形化(光刻/刻蚀)和下部电极的图形化(光刻/刻蚀)。
文档编号H01L21/02GK1641858SQ20041001576
公开日2005年7月20日 申请日期2004年1月13日 优先权日2004年1月13日
发明者肖胜安 申请人:上海华虹Nec电子有限公司