专利名称：半导体装置的制作方法
技术领域：
本发明系关于一半导体装置，特别系关于一场效晶体管或是其它有源装置(active device)，其具有平面或非平面金属面或是分别具有金属面的平面与非平面部分。
背景技术：
使用LDMOS晶体管(LDOMS＝lateral diffused metal oxidesemiconductor，侧向扩散金属氧化物半导体)作为大信号放大器，例如使用于基地台或是行动电话中。市面上可购得的该LDMOS晶体管可分为两种形式。
第一种形式系包含一或数个平面金属面，其分别经由接触孔与信道或是穿透孔导体，连接至该场效晶体管的源极、漏极与栅极，且其亦系使用标准CMOS技术。
第1A图之实施例系说明一已知场效晶体管与一或数个平面金属面的结合。第1A图为场效晶体管概示图，该场效晶体管系形成于一基板10中。在该基板10中，形成一沉引物(sinker)或基板接触12，一源极区域14以及一漏极区域16。信道区域18系位于该源极区域14与该漏极区域16之间。在该信道区域18之上，形成该栅极20，其系包含一多晶硅层22，其系藉由一薄氧化层24而与该信道区域18相隔。再者，在该基板10的区域中无其它部分形成，一场氧化物26系形成于该基板10的表面。
在第1A图中所示的习知技艺中，形成两平面金属面28与30，其系形成在该基板表面32上且彼此隔开。该第一金属面28系包含一第一部分28a与一第二部分28b。该第一金属面的该部分28a系经由一第一接触34，而连接至该沉引物12。该第一平面金属面28之该第一部分28a系经由一第二接触36，而连接至该源极区域14。该第一金属面28之第二部分28b系经由一第三接触38，而连接至该漏极区域16。
该第二平面金属面30系包含一第一部分30a，其实质上系与该第一平面金属面28之第二部分28b隔开且平行延伸，以及其系经由一第四接触40，而连接至该第一平面金属面之第一部分28b。如上所述，第1A图之实施例系说明具有平面金属化的标准CMOS版本。为了制造该漏极区域之平面传导轨迹，拓扑(topology)系以一氧化物加以填充以及藉由如CMP(Chemical mechanical polishing化学机械研磨)而加以平面化。实质上，接触孔系蚀刻至硅，且以钼填充，以产生如第1A图中所示的接触。在所形成的基板上，沉积一平面金属面。此一配置的缺点在于该栅极20未被有效屏蔽。
使用平面金属面的一优点，系为在平面金属面上，不会发生电子迁移(electromigration)或很难发生电子迁移。因此，相同设定的平面金属面与装置包含增加的电流承载能力。使用平面金属面的另一优点，系为具有高封装密度，例如可达到储存胞元之高封装密度。
LDMOS晶体管的第二种类型包含一个或数个非平面金属面。
第1B图显示一个习知之方法，当中非平面金属面都被连结起来。图中还显示一个场效晶体管，类似第1A图，此处，相似的组件有相似的组件编号，并且在第1A图中已说明过的组件，在此就不再重复说明。与第1A图所示的习知方法相较之下，第1B图中没有使用任何平面金属面，但是使用非平面金属面，其通常可以随着半导体组件表面的轮廓而调整。并且，这里使用了两个金属面，即第一非平面金属面42与第二非平面金属面44。该第一非平面金属面42包含一第一部分42a，其从场氧化物26开始，经过沉引物12、源极区域14、栅极20，最后横过漏极区域16而延伸。该第一非平面金属面42的第一部分42a至少有一部分位于基板10表面的上方，而因此与场氧化物26、该沉引物12、以及该源极区域20的至少一部分相接触。正如可到，该第一部分42a更延伸至栅极20附近，其中透过一层适合的绝缘层，该第一部分42a系与该栅极20隔开。在第1B图中更显示了该漏极区域16与该第一部分末端之间的距离差。
该第一非平面金属面42更包含一第二部分42b，其至少部分与该漏极区域16相接触。
该第二非平面金属面44包含一第一部分44a，其被一层适当的绝缘层而与其它的层分离，而且在该漏极区域16中延伸至该第一非平面金属面42的第二部分42b，且与之相接触。
根据第1B图所示的例子，该金属面并没有经过平面化处理。其所带来的缺点在于，产生在该金属面的传导轨迹所经过的边缘及台阶(step)上。一方面此现象会发生，另一方面会影响电子迁移强度。在漏极区域中，当该传导轨迹42b被导出该主动区(active area)，而且必须被导到第1B图中右侧的场氧化物区域时，该台阶位于指针(finger)的尾端。由于电容的因素，该场氧化物26不可以被省略。
在非平面金属面，尤其是在导通电流的边缘或台阶上，电子迁移率的增加会各别发生，因此电流传导能力就会受限制。使用非平面金属面的好处在于，藉由在栅极周围使用大量的屏蔽物，比只使用平面金属面，实质的屏障效果会更好。
发明内容
以这项先前技术为基础，本案的目的在于提供一个改良的半导体组件，其包含一个改良的方法以及改良的特征。
本案的目的可以根据权利要求1中所述的半导体元作而 成。
本案提供一个半导体组件，其包含一基板、一形成于基板范围内之主动区域、一在该基板上形成的第一非平面金属面、以及在基板上与该第一金属面相隔开的一第二平面金属面。该第一非平面金属面与该主动区域接触，而且该第二平面金属面藉由一穿透连接和该第一金属面相连。
根据一较佳实施例，该半导体装置系为一具有一栅极、一源极区域和一漏极区域之场效晶体管，藉此，该第一非平面金属面系以一第一部份连接至该源极区域之形式，及一第二部份连接至该漏极区域之形式而加以形成，此外，系提供一第三区域，其至少部分涵盖该栅极。该第二平面金属面包含一部份连接至该第一非平面金属面之该第一部份，或是连接至该第一非平面金属面之该第二部份。
根据另一较佳实施例，该第一部份及该第三部份可被连接至该第一非平面金属面。
较佳地，介于该第一非平面金属面和该第二平面金属面之间系配置一绝缘层，其包含至少一穿透连接用以作为该二金属面之连接。
较佳地，该第一非平面金属面之该第三区域系被装配，以便保护该栅极免于静电或电力干扰。
根据本发明之一特殊构想，更提供一放大电路，其系具有一具发明性之场效晶体管。
根据本发明，亦结合上述习知装置之优点，以致于根据本发明，该回授电容及因此该晶体管之放大实质上系藉由非平面金属面之采用而改善。由一非平面金属面之观点观之，该发明装置实质上增进了复杂电路之积体化能力，举例来说，对线性化电路而言。其实质上更能减少该衬垫之寄生能力。此外，该传导轨迹之电流携带容量系被增加，因为边缘之电子迁移损失系被防止。本发明之目的因此系为非平面金属面及平面金属面之结合。
在下文中，本发明之较佳实施例系配合伴随之图式以更详细的细节解说，其中第一A图所示为具有习知平面金属面之场效晶体管之说明图；第一B图所示为具有习知非平面金属面之场效晶体管之示意图；第2图所示为根据本发明之一较佳实施例之说明图；
第3图所示为根据本发明另一较佳实施例之场效晶体管之说明图；第4图所示为第3图说明图之部分展开图；以及第五至七图所示为本发明装置对比于习知装置之改进处说明图。
具体实施例方式
请参阅第2图，在以下较佳实施例中将更清楚地说明，其中，在下述有关本案发明方法之说明中，在图标中已经于第1A图与第2图B中说明之组件系以相同的参考数字来表示。
第2图系显示类似于第1A图与第2图B的场效应晶体管结构，其包含在基板内的沉引物(sinker)或者是接触终端12。另外，源极区域14与漏极区域16系被形成在基板之范围内，信道区域18则被界定在其间。而在该信道区域18之上方，系设置有包含多晶硅栅极22的栅极结构20与氧化层24。从第2图中可看出，根据本案第1A图(平面金属化准位)的方法与根据第1B图(非平面金属化准位)的方法之结合，第一金属化准位于此系藉由非平面金属面42而被形成，非平面金属化准位42系包含三个部分42a、42b、42c，其中，与习知技术相较之下，第二金属化准位系藉由平面金属化准位30而被形成，该平面金属化准位30包含一类似于第1B图的传导轨迹30a，此处之传导轨迹30a系透过一接触46而被直接连接至第一金属化准位42的非平面部分42b。
因此，根据本案，从第2图中可看出，以上所述的方法系参照第1A图与第2图B而进一步结合。第一金属化准位并不是平面的，因而可使栅极有好的屏蔽。在漏极区域中，此金属化准位在可能的设定步骤之前系由于场氧化物(field oxide)26而被终止，因此，取决于部分42b的传导轨迹，直至其在第2图右边的场氧化物26上延伸的步骤中并未被完成。透过通孔(在金属面之间的栓塞)，第二金属化准位则被连接，而其系从指针运载出电流且系为平面的。
请参阅第3图与第4图，以下将更清楚的阐明根据本案之较佳实施例之场效应晶体管，其中第4图系为一部分展开图，于此，相同的参考符号同样的也是代表相同的组件。
第3图与第4图系为根据本案较佳实施例之场效应晶体管垂直面的概略图标，同时，第4图系为第3图一部分之展展说明。
根据此较佳实施例的场效应晶体管，其包含基板10(例如，一p-掺杂基板)，其中，分别的p+-掺杂的沉引物或是基板接触12、分别的n+-掺杂的源极或是n+-掺杂的源极区域14、分别的p-掺杂的本体或是本体区域48、分别的n-掺杂降低的表面场区域50(resurf area＝reduced surface field area)以及n+-掺杂的漏极或是n+-掺杂的漏极区域16等系被分别地设置。
一钛硅化物层(TiSi层)52系被设置在基板10的表面，使得其与源极14与沉引物12毗连，并且其至少一部分会覆盖源极14与沉引物12。钛硅化物层(TiSi层)52系包含一高度电传导与最好是尽可能分别覆盖沉引物12与源极14大部分的面，而在n+-掺杂的源极与P+-掺杂的沉引物之间跨越TiSi层52的电流，其因此表示了一种硅化物电流桥。一另外的TiSi层54系被设置在基板10的表面，使得其与漏极16相毗连。而栅极20则被设置在基板10的表面，使得其与本体区域48系相对，并且仅透过薄氧化层24而与此区域隔开。栅极20系为一多晶硅层22之堆栈及一厚度小于多晶硅层22之钛硅化物层56，并位于不面向基板10之多晶硅层22之一侧。
未被钛硅化物层52、54或门极20其中之一覆盖之基板10之部份表面，系被LOCOS层26(LOCOS＝局部硅氧化)或氧化层58、60所覆盖。因此，氧化层58系分别覆盖了栅极20或其所有表面，其中栅极氧化层24在此系由栅极20与基板10表面之间的部份氧化层58所形成。
LOCOS层26、氧化层58、60、及第一非平面金属面42系形成于钛硅化物层52、54之上，包含相连于源极14及沉引物12上之钛硅化物层52之第一部份42a，其相连于漏极16上之相同钛硅化物层54并分别电接触于该钛硅化物层54或电性传导连接于该钛硅化物层54之第二部份42b，以及相连于第一部份42a之第三部份42c，且该第三部份42c系较佳地以上述方式进行整体实施。第三部份42c至少覆盖部份之栅极20，其中除了上述之外，其系以内插氧化层58进行间隔，并与上述电性绝缘。非平面金属面42之部份42a、42b及42c系较佳地以先于LOCOS层26、钛硅化物层52、54及氧化层58、60之整个表面上平面地产生一非结构金属面，然后以一升降制程或使用一光阻罩与一蚀刻液来侧向地建构上述而产生。第一金属面或层分别因此而基本地可依基板表面结构而调整，也因此并非平面的。
场效应晶体管更包含一氧化层62(HDP层)，该氧化层62系于第一金属面42产生后而跟着产生，其系设置于结构上。不面向于基板10之氧化层62之表面64系加以平面化。第二平面金属面30系形成于氧化层62之平面化表面上。上述之说明实施例包含用以对场效应晶体管进行配线之传导轨迹30a，其可应用于主动与被动装置。
传导轨迹30a系电性传导连接于第一非平面金属面42之第二部份42b，并经由氧化层62中之钨塞而连接至漏极16。源极14可用与漏极16相同的方式来进行连接，藉由一从第二平面金属面之一较远部份延伸而出之钨塞，经过氧化层62而到第一非平面金属面42之第一部份42a。
关于第5图至第7图，在以下的图标解说当中，本案之功能与优点将进行更详细的解释，其中包含了一些已知方法。
在第5图中，回授电容C12系作为漏极电压UDS之功能。关于第2图或第3图之半导体结构之剖面之概要图标，系分别插设于第5图，其显示具有位于左边之源极区域与位于右边之漏极区域之装置。第三部份42c作为一屏蔽覆盖而形成于栅极多晶硅22上，并向下延伸至漏极侧，因此显示出与类似于第1B图与第2图且被指为Δ(delta)之下方区域之一段距离。不同的回授电容系根据屏蔽向下延伸多远。伴随着变化值为1.25μm(曲线1)，提供漏极电压之电池超过30伏特的回授电容约25fF，在本案中金属化处理不会在漏极侧向下延伸(reach down)而会符合专有平面金属化之例子，如同第1A图所示的描述。对变化值250nm(曲线2)而言，屏蔽(shield)42c在漏极侧向下延伸，如同第5图的影像所示或相似于第2图及第3图，其中在此假定有一约300nm厚度的栅极多晶硅。如同所示，因具有高分离电压，所以约4fF的回授电容C12则可达成，且由于此具发明性的实施，因此一回授电容的清楚减少可达成。
回授电容C12对漏极电压(USD)再次被表示如第5图，其中第6图所示的曲线1相当于第5图的曲线1，曲线3相当于第5图的曲线2。此外，另一变化值500nm的曲线(曲线3)被引入，因此其导致对并未向下延伸至与第5图所述一样远的距离之屏蔽排列42c而言，相较于平面金属化的方法(曲线1)之一回授电容之清楚减少亦可达成。
第7图之具有一稳定配对的最大可达成增益(gain)(最大稳定增益MSG)被表示为两漏极电压，5伏特及26伏特，的漏极电流的函数。如第7图所示，可得知MSG随着变化值的减少而增加，其中藉由较好的屏蔽，增益最高增加至3dB之实质增加。在曲线2及6中，额外的崩溃电压表示如同第6图之曲线2及3。进一步地，由于屏蔽稍微电性缩短了LDMOS之resuf路径50的事实，漏极崩溃电压也些微的增加。
本发明系以具有一长resurf区域50之LDMOS场效晶体管做为参考而于前加以举例说明，然而，本发明于应用于其它场效晶体管形式时亦有良好的效果。更甚者，本发明，举例而言，不需要是n-信道场效晶体管，但亦可以p-信道场效晶体管而成功地加以实现，而且，基板10以及因此源极14、漏极16、沉引物12、本体区域48以及resurf区域之材料，以与门极之材料可简单的以其它材料而加以取代，举例而言，由砷化镓(gallium arsenide，GaAs)而加以取代。除了LOCOS层26以及氧化层58、60之外，其它的电性绝缘材料，举例而言，氮化物，亦可以取代而加以使用，再者，TiSi层52、54、56也可以以其它硅化物或其它适合于接触已掺杂之半导体区域之电性导电材料而加以取代，另外，钨塞(tungsten plug)46亦可以分别由其它材料制成之栓塞或穿透洞导体加以取代。
在第1图以及第2图所举例说明之较佳实施例中，该LOCOS层26较佳地系包括330nm之厚度，该氧化层26系较佳地为具有厚度介于2.5μm至3μm之间之HDP氧化层(HDP＝high density plasma，高密度电浆)，该侧向结构之金属面较佳地是包括钛(Ti)、或氮化钛(TiN)或铝，钛及氮化钛包括有较高的比电阻，而可以在没有阻障层的情况下应用于一硅表面之上，铝包括一较低的比电阻，因此一阻障层需要提供于铝以及硅表面之间。
虽然本发明系以包括一场效晶体管的较佳实施例做为参考而详细的加以解释，但显然此具发明性之方法亦可以用于其它使用其一为平面化另一为非平面化之两个金属面之主动区域装置，举例而言，像其它场效晶体管结构，双极晶体管结构，二极管结构等。
简单符号列表10 substrate 基板12 sinker 沉引物14 source area 源极区域16 drain area 漏极区域18 channel area信道区域20 gate栅极22 gate polysilicon栅极多晶硅24 gate oxide 氧化栅极26 field oxide 场氧化物28 first planar metallization level第一平面金属面28afirst portion of the metallization level 28第一金属面28之第一部份28bsecond portion of the metallization level 28第一金属面28之第一部份30 second planar metallization level第二平面金属面30afirst portion of the metallization level 30第一金属面30之第一部份32 substrate surface 基板表面34 first contact 第一接触36 second contact 第二接触38 third contact 第三接触40 fourth contact 第四接触42 first non-planar metallization level 第一非平面金属面42afirst portion of the metallization level 第一金属面42之第一部份
权利要求
1.一种半导体装置，其包括一基板(10)；一形成于该基板(10)范围内之主动区域(12、14、16、18)；一第一非平面金属面(42)，其系形成于该基板(10)上，并与该主动区域(12、14、16、18)相接触；以及一第二平面金属面(30)，其系于该基板(10)之上配置为与该第一金属面(42)彼此隔开，并经由一穿透连接(through connection，46)而与该第一金属面(42)相连接。
2.根据权利要求1所述之半导体装置，其中该半导体装置包括一场效晶体管，其具有一栅极(20)，一源极区域(14)以及一漏极区域(16)，其中该第一非平面金属面(42)包括一第一部份(42a)连接至该源极区域(14)，一第二部分(42b)连接至该漏极区域(16)以及一第三部分(42c)至少部分覆盖该栅极(20)，以及其中该第二平面金属面(30)系包括至少一部份(30a)连接至该第一非平面金属面之该第一部份，或连接至该第一非平面金属面(42)之该第二部分(42b)。
3.根据权利要求2所述之半导体装置，其中该第一非平面金属面(42)之该第一部份(42a)以及该第三部分(42c)系相连接。
4.根据权利要求2或3之一所述之半导体装置，其中于该第一非平面金属面(42)以及该第二平面金属面(30)之间系配置有一绝缘层(62)，其中，于该绝缘层(62)之中系形成有用于将该第一非平面金属面(42)连接至该第二平面金属面(30)之至少一穿透连接(46)。
5.根据权利要求2至4之一所述之半导体装置，其中该第三部分(42c)系加以实行以屏蔽该栅极(20)抵抗静电或电动力干扰。
6.一种放大器电路，其包括根据权利要求2至5之一所述之一场效晶体管。
全文摘要
一半导体装置具有一基板(10)以及一形成于该基板范围内之主动区域(12、14、16、18)，包括一第一非平面金属面(42)，其系形成于该基板(10)上，并与一主动区域(12、14、16、18)相连接，再者，一第二平面金属面(30)系配置于该基板(10)之上而与该第一金属面(42)彼此隔开，并系经由一穿透连接(46)而与该第一金属面(42)相连接。
文档编号H01L29/66GK1531111SQ20041003992
公开日2004年9月22日 申请日期2004年3月11日 优先权日2003年3月11日
发明者C·赫祖姆, U·克鲁贝恩, C·科恩, H·塔蒂肯, C 赫祖姆, 倏, 潮炊 申请人:因芬尼昂技术股份公司