专利名称：集成光学换能器组件及其制造方法
技术领域：
本发明总体上涉及光通信系统，尤其涉及用于高速并行光通信数据链路的集成光学换能器(optical transducer)组件。
背景技术：
在高速电子系统比如计算机系统、交换系统以及网络系统中，对于印刷电路板(PCB)使用光纤取代铜线有许多得到公认的好处。这些潜在的好处包括带宽和数据速率增加，克服处理架构中的瓶颈，免除电磁干扰，减少来自系统的辐射电磁噪声，通过将光电(OLE)转换设置得尽可能靠近发信电路(signal originating circuit)(例如计算机处理器)以使电衰减最小化从而缩短等待时间(latency)，以每管脚更低的成本实现更高的封装密度，能够实现新的处理器互连技术比如网格环(meshed ring)。这些因素以及其它因素直接影响计算机系统的性能(例如以MIPS(百万指令每秒)或者FLOPS(浮点运算每秒)计的处理能力增加，并行架构中的节点数(node count)增加，等等)。
在过去几年里，随着处理器速度的急剧增加，并且预计这种趋势会继续发展，铜互连(copper interconnect)技术将不能够适应处理器的带宽要求，尤其是对于大规模对称多处理器(SMP)系统来说。另一方面，光纤组件没有铜的带宽和距离限制，因此对于高速电子装置例如处理器之间的甚高带宽传输来说是优选的介质。但是，为了完全实现这些好处，光纤互连组件应当继续提供与现有电互连技术相同的好处。
在目前，传统上制造的光电换能器(optoelectronic transducer)一般包括光发射器件比如布置为激光器阵列的垂直腔表面发射激光器(VCSEL，Vertical Cavity Surface Emitting Laser)，以及光检测器件比如布置为光电二极管(PD)阵列的光电二极管。另外，支持高速的电路(例如由硅双极、SiGe或者GaAs材料制造的电路)用于在驱动VCSEL或者从PD接收信号时对信号进行波形加工。这种器件通常与计算机电路一起被设置在印刷电路板上。因为VCSEL阵列通常由不同于硅的材料制成，该阵列与优选的衬底材料可能不热匹配。更具体地说，在光学器件材料和衬底材料之间通常存在热膨胀系数(TCE)失配。因此，这种物理限制不允许太大规模的VCSEL阵列(在GaAs芯片中制造)被布置到硅、有机或者陶瓷衬底上。如果没有足够大的VCSEL/PD阵列，就不能满足复杂处理器互连的高密度信号需求。因此，希望能够即使在衬底和VCSEL器件和/或PD器件之间存在TCE失配，也能将更大的VCSEL器件和/或PD器件阵列配置到衬底上。
发明内容
在本发明中，用一种光电阵列来克服或者缓解上面所讨论的现有技术的缺点和不足。该光电阵列包括多个单独的子单元，每一个子单元具有形成在其中的预定数目的单独的光电部件。所述多个子单元相互用弹性材料连接(bond)，所述弹性材料保持所述多个子单元之间的初始排列。
另一方面，一种集成光学换能器组件包括一个衬底和一个连接到该衬底上的光电阵列。该光电阵列进一步包括多个单独的子单元，这些子单元连接到一起形成一个单一阵列，每一个子单元包括与之相关的预定数目的单独的光电部件。
在又一方面中，一种形成光电阵列的方法包括在一大块材料(bulk material)中限定多个光电器件，在该体材料的顶侧形成多个槽，以将所述多个光学器件隔离为子群。用弹性材料填充所述槽，在体材料的底侧将体材料的一部分去除，直到暴露出所述弹性材料。所述弹性材料保持所述子群之间的初始排列。
下面参照附图对本发明进行说明。附图是作为举例，其中相同的部件使用相同的标记。在附图中图1(a)是本发明的一个实施例的集成光学换能器组件的顶视图；图1(b)是图1(a)所述传感器组件的侧视图；图2(a)是可以与图1(a)和图1(b)所示的光电阵列联合使用的光纤连接器的例子；图2(b)是图2(a)所示连接器的侧视图；图3是图1(a)和图1(b)所示集成光学换能器组件的另一个实施例的侧视图；图4(a)到图4(f)图示了根据本发明的另一个实施例形成集成光电阵列的一种方法。
具体实施例方式
本说明书公开了一种集成光学换能器组件，其特征在于独特的(相对于电子技术)高度集成的封装方法，以对处理单元之间的互连提供电子信号到光信号的转换。简单地说，将多个较小的光器件阵列子单元用弹性聚合物材料结合(bond)起来制造出一种光电(O/E)阵列，从而得到所需尺寸的较大阵列。如下文所述，这种方法允许将不同的半导体光电(O/E)器件连同合适的支持电子器件一起连接到一个公共陶瓷、有机或者硅衬底上。结果可以得到甚高光信号密度封装，在尺寸(也就是光电部件数量)和速度两方面都有增加。
现在看图1(a)和图1(b)，其中图示了本发明的一个实施例的一个集成光电换能器100。在图示的实施例中，一个衬底102具有一个设置在衬底上的单独的光电器件106的光电(O/E)阵列104。该衬底102可以，例如，由多层陶瓷材料制造，或者由硅晶片制造。所述光电器件106通常包括多个光发射器件(例如VCSEL)或者多个光检测器件(例如光电二极管)。如果换能器100被配置为收发器，则在衬底102上可以既包括VCSEL又包括PD。
O/E换能器100还包括信号波形加工芯片，用来提供到标准计算机逻辑电路的接口。在衬底102上阵列104附近连接有一个高速芯片108(例如硅双极材料比如SiGe或者GaAs)，以在驱动VCSEL阵列或者从PD阵列接收信号时对信号进行波形加工。特别地，该高速芯片108用来将许多输入计算机数据信号多路转换为数量较少、速度较高的电子信号(仍然在数百信号的量级)，这些电子信号通过驱动单独的VCSEL而被转换为相应的光信号。得到的通过连接光纤(图1中未示出)的信号速度可以大于40Gb/s，总的光接口为数十或者数百万亿字节每秒。
另外，可以用一个硅CMOS信号处理芯片110来对信号数据编码，产生一个DC平衡信号，该信号然后由相应的接收器(未示出)使用，以达到最大效能。如果换能器100用作接收模块，则用SiGe芯片108来放大该信号并将其多路分解。所述CMOS信号处理芯片110然后将多路分解后的信号解码，将其返回初始计算机数据格式。除了CMOS信号处理芯片110之外，换能器100可以包含几个其它的CMOS芯片112，它们可以是一个或者多个计算机微处理器芯片、存储器控制器等，以形成一个计算机处理器系统，该系统被光互连到一个或者多个类似的计算机处理系统(例如按照SMP配置)。
这样，在公共衬底102上形成的O/E阵列104、SiGe芯片108以及CMOS信号处理芯片110(以及其它的CMOS芯片112)形成多芯片换能器模块(MCM)形式的甚高速互连封装。可以理解，衬底102可以还包括另外的芯片(图中未示出)比如构成计算机系统的部件的微处理器、存储器控制器等。部件之间的电连接是通过衬底102中形成的铜线或者其它导体、信号层114实现的，如图1(b)具体所示。这种集成布置可以实现非常高的每平方毫米表面积光信号密度(例如大于3000信号/平方毫米(signals/mm2))，这比以前的性能好得多。阵列104和芯片108、110到衬底102的连接可以用C4和倒装晶片(flipchip)技术实现，这对本领域普通技术人员来说是熟知的。应当注意，通过芯片和衬底的TCE匹配，能够实现微细间距的连接。
如前所述，通常用不同于硅的材料(例如GaAs)形成VCSEL或者PD阵列，它们与硅的热膨胀不匹配。例如，硅的TCE约为2.8ppm/℃，GaAs的TCE约为5.7ppm/℃，有机衬底比如FR4的TCE约为17ppm/℃。这样的TCE失配会导致机械剪力，从而随着时间的推移损坏部件之间的互连。到目前位置，这种物理限制阻止了大的单个VCSEL阵列被直接安装到衬底上。例如，在以前，TCE失配将芯片尺寸限制为10mm。因此根据本发明的又一个方面，将多个较小阵列或者“子单元”通过弹性材料粘接(bonding)固定到一起，形成阵列104，从而产生所需尺寸的较大阵列。这样，通过聚合物材料的塑性变形的能力，消除了不同材料的热约束，从而能够适应材料随着温度的变化而发生的不同的膨胀和收缩。
在图示的例子中，图1(a)和1(b)的阵列104还包括多个在III-V族化合物(例如GaAs)半导体材料中形成的2×3VCSEL(或者光电二极管)的子单元。粘接到一起的子单元的集合形成总的6×12器件阵列104。但是，可以理解，可以用更多数量的单独子单元形成更大的阵列。还应理解，图示的实施例中的单个子单元116的具体尺寸当然只是举例，在每一个子单元中，可以包括更多或者更少的光器件。下面详细说明阵列104的举例的制造工艺。
仍然看图1(a)，换能器100还包括一对与O/E阵列104的相对两端相邻的定位孔118，以便于与图2(a)和2(b)所示的相应的多光纤连接器/电缆(光缆)组件200对准。连接器组件200类似于当前业内使用的MTP连接器，包括一个在精确的位置有孔以容纳一对定位销204的模制塑料头202。同样，尽管在图2(a)中所示为6×12阵列，也可以考虑更大的连接器尺寸。可以理解，包括在连接器组件200中的光纤206的光纤阵列间距与换能器100中的O/E阵列部件106的间距匹配。连接器组件200的定位销104被配置为与衬底102中的定位孔118紧密配合，以确保光纤206与阵列104中相应的光发射和接收器件106对准。
这样，连接器组件200相对于衬底102平面垂直地插入集成光学换能器。另外，换能器100的衬底102可以被配置为通过电容和/或电阻的相应变化检测是否存在插入其中的定位销204。该信息可以被例如用来在定位销被插入定位孔118一个最小距离之前防止启动VCSEL。或者，如果所述连接器200被配置为一个阴连接器，则衬底102还可被配置为容纳所述定位销204。
图3图解了图1所示换能器100的另一个实施例。在该实施例中，CMOS电路(即图1的芯片110、112)被嵌在用作O/E换能器阵列104以及高速SiGe多路转换/分解芯片108的载体的同样的硅衬底102中。这是用图3中的嵌入区302描述的。另外，由于在本实施例中衬底102是硅晶片，应当也能够在其中嵌入高速(SiGe)芯片功能108，就象在有其它CMOS电路的情况中一样。这样，图3还图示了一个嵌入(虚线所示)SiGe电路区304，作为又一个实施例。不管实施的具体实施例如何，三个基本部件(也就是CMOS电路、SiGe电路和换能器阵列)最好通过标准的多层金属互连技术(例如铜或者铝层306)以及通过现有技术中已知的倒装晶片C4连接(flip chip C4 bonding)来互连。
现在看图4(a)到4(c)，其中图示了用于形成前面描述的VCSEL(或者光电二极管)阵列的方法举例。如图4(a)所示，首先用现有技术中已知的工艺制造一个大块O/E阵列(bulk O/E array)400，用于在半导体衬底402上制造单个VCSEL或者光电二极管。得到的单个器件之间的距离(间距)除了受其它因素影响外，还取决于掩模设计以及所需的子单元尺寸和最终阵列中器件的数量。在半导体衬底材料(例如GaAs、InGaAsP)表面附近制造光器件106，而将接触焊盘(contact pad)404形成在衬底402的顶表面406上，如图4(b)所示。
如果阵列包括传输部件，如现有技术中所知，与集成反射镜(integrated mirrors)一起生长VCSEL。但是，在本申请中，反射镜的反射率和光波长进行特殊的选择，以便来自VCSEL的光从晶片的底表面408射出(也就是，VCSEL是背发射器件(back-emitting device)，因为光从由之进行电连接的芯片背面射出)。如果阵列包括检测部件，则也要选择光电二极管(PD)结构，以便被检测到的光能够通过衬底402的底表面408而能被PD结收集到。当有VCSEL阵列时，PD阵列的电接点也形成在衬底402的顶表面406上。如图4(c)所示，通过合适的掩模、光刻和反应离子蚀刻工艺，在衬底402的顶表面404上蚀刻一个沟槽图案410。这个工艺最终形成构成所述阵列的单个光学器件的所需的子单元。所述沟槽图案为x-y网格形配置(也就是，相对于顶表面406水平和垂直设置的槽)，从而形成一组子单元。同样，在图示的例子中，配置水平和垂直槽，使得得到的图形形成一组隔离的2×3VCSEL子单元。可以注意到，槽的蚀刻深度没有穿过阵列的整个厚度从而从物理上分隔子单元，从而在后续的结合(bonding)工艺中保持了机械稳定性。这样，对于具有作为举例的约400微米起始厚度的衬底402，足够的槽蚀刻深度可以是约200-350微米。槽宽度的一个例子是约50微米，其中，槽侧面的轮廓可以是平滑的，或者也可以是粗糙的/波浪形的，以增加表面积和粘接强度。
如图4(d)所示，槽区被充以弹性聚合物材料412，比如聚酰亚胺。这可以例如通过旋涂可光成像的聚酰亚胺层而实现。直到约400摄氏度聚酰亚胺都是稳定的，并且能够耐受在随后的C4粘接中使用的低熔点焊料处理。有利的是，聚酰亚胺粘接剂的使用由于与后来结合到上面的衬底一致地膨胀和收缩而实现子单元之间的弹性。另外，聚酰亚胺顶部的硬化也提供了机械强度。
最后，如图4(e)所示，将衬底402的底表面408抛光，直到露出槽中聚酰亚胺材料412的底部。在完成这一步骤时，就完全形成了子单元，并单单由弹性聚合物将它们保持在一起。如果大块阵列412最初的尺寸足以形成多个O/E阵列，则可以将大块阵列400切割而产生所需的O/E阵列尺寸。在图4(f)中图示了完成的6×12O/E阵列104的底视图。
顶表面(图f(f)中未示出)包含C4焊球接点，以如图1和图3所示被倒装焊接(flip chip bond)到衬底102上的O/E阵列上。
应当知道，可以用另外的手段制造完成的O/E阵列104，例如将大块衬底400切割成单独的分离的子单元，然后用弹性聚合物将子单元粘接起来。但是，这种方法必然要求更多的复杂的定位工序，以确保构成阵列的各光学器件具有合适的位置和间距。这里所公开的槽蚀刻、聚合物填充和背面抛光方法缓解了上述问题。
可以知道，上面所描述的集成光学换能器和光电阵列允许将光学部件阵列(例如VCSEL，光电二极管)结合到陶瓷、硅或者其它热性能不同的芯片载体上。通过从一组粘接阵列子单元用弹性材料形成更大的阵列，释放了阵列和衬底之间的机械应力。此外，将O/E阵列放置到与支持电路比如高速芯片和CMOS芯片相同的衬底上，允许这三个主要部件相互靠近地设置，从而保持良好的信号完整性，并允许器件适应将来计算机速度的增加。
尽管结合优选实施例或者多个实施例描述了本发明，本领域技术人员知道，可以进行各种变化，对其部件可以使用一些等效部件而不偏离本发明的范围。另外，在本发明的实质范围内，可以进行一些修改，以使特定的情况或者材料适应本发明的教导。因此，本发明不限于这里作为最佳实施方式而公开的特定实施例，而包括落入所附权利要求范围内的所有实施例。
权利要求
1.一种光电阵列，包括多个单独的子单元，每一个子单元具有形成在其中的预定数目的单独的光电部件；所述多个子单元用弹性材料相互结合起来；其中，所述弹性材料保持所述多个子单元之间的初始排列。
2.如权利要求1所述的光电阵列，其中，所述弹性材料是聚酰亚胺。
3.如权利要求1所述的光电阵列，其中，所述单独的光电部件进一步包括下述之一垂直腔表面发射激光器(VCSEL)，光电二极管以及包括前述至少一个的组合。
4.如权利要求1所述的光电阵列，其中，所述多个结合起来的子单元构成至少6×12个单独的光学部件的阵列。
5.一种集成光学换能器组件，包括衬底；连接到该衬底上的光电阵列，所述光电阵列进一步包括多个单独的子单元，这些子单元结合到一起以形成单个阵列，每个所述子单元包括预定数目的与之相关的单个光电部件。
6.如权利要求5所述的光学换能器组件，还包括设置在所述衬底上、在所述光电阵列附近的高速芯片，该高速芯片被配置为与所述光电阵列之间的信号接口；设置在所述衬底上、在所述光电阵列附近的编码/解码芯片；以及设置在所述衬底上、在所述光电阵列附近的一个或者多个计算机处理芯片。
7.如权利要求5所述的光学换能器组件，还包括在所述光电阵列附近嵌入所述衬底的高速电路，该高速芯片被配置为与所述光电阵列之间的信号接口；在所述光电阵列附近嵌在所述衬底中的编码/解码芯片；以及在所述光电阵列附近嵌在所述衬底中的一个或者多个计算机处理芯片；其中，所述衬底进一步包括硅衬底。
8.如权利要求5所述的光学换能器组件，其中，所述光电阵列具有与所述衬底不同的热膨胀系数。
9.如权利要求5所述的光学换能器组件，其中，所述光电阵列的所述多个子单元用弹性材料相互结合起来，其中，所述弹性材料保持所述多个子单元之间的初始排列。
10.如权利要求5所述的光学换能器组件，其中，所述单个的光电部件进一步包括下述之一垂直腔表面发射激光器(VCSEL)，光电二极管，以及包括前述至少之一的组合。
11.如权利要求5所述的光学换能器组件，其中，所述衬底包括下述之一陶瓷材料，硅材料，有机材料。
12.如权利要求5所述的光学换能器组件，其中，所述光电阵列由III-V族化合物材料形成。
13.如权利要求5所述的光学换能器组件，还包括一对形成在所述衬底中的定位孔，所述定位孔的设置与所述光电阵列的相对两端相邻，其中，所述定位孔还配置为接纳一个光学连接器的相应的一对定位销，其中，所述一对定位孔还配置为通过电容耦合检测所述定位销的存在。
14.如权利要求5所述的光学换能器组件，还包括设置在所述衬底中的一对定位销，所述定位销设置得与所述光电阵列的相对两端相邻，其中，所述定位销还配置为用于插入一个光学连接器的一对相应的定位孔中。
15.如权利要求5所述的光学换能器组件，其中，所述光电阵列通过倒装晶片结合法连接到所述衬底。
16.一种形成光电阵列的方法，包括在一大块材料内形成多个光电器件；在该大块材料的顶侧内形成多个沟槽，以将所述多个光学器件分隔为子群；用弹性材料填充所述沟槽；在所述大块材料的底侧去除所述大块材料的一部分，直到露出所述弹性材料；其中，所述弹性材料保持所述子群之间的初始排列。
17.如权利要求16所述的方法，其中，所述沟槽形成为x-y网格构型。
18.如权利要求17所述的方法，其中，所述沟槽形成为波状图案。
19.如权利要求16所述的方法，其中，所述弹性材料为聚酰亚胺。
20.如权利要求16所述的方法，其中，所述多个光电器件进一步包括下述之一垂直腔表面发射激光器(VCSEL)，光电二极管，以及包括前述至少之一的组合。
全文摘要
本申请公开了集成光学换能器组件及其制造方法。本发明的集成光学换能器组件包括一个衬底和一个连接到该衬底的光电阵列。该光电阵列进一步包括多个单独的子单元，这些子单元结合起来形成单个阵列，每一个子单元包括与之相关的预定数目的单独的光电部件。弹性材料保持所述多个子单元之间的初始排列。
文档编号H01S5/42GK1574521SQ20041004536
公开日2005年2月2日 申请日期2004年5月21日 优先权日2003年5月30日
发明者小D.J.·斯蒂格莱尼, 劳伦斯·加克伯维特兹, 伊文·克尔盖, 卡斯莫·M·德库萨蒂斯 申请人:国际商业机器公司