专利名称：薄膜晶体管阵列基板及其修补方法
技术领域：
本发明涉及一种薄膜晶体管阵列基板(TFT array substrate)及其修补方法，特别是涉及一种可针对储存电容失效进行修补的薄膜晶体管阵列基板及其修补方法。
背景技术：
针对多媒体社会的急速进步，多半受惠于半导体元件或显示装置的飞跃性进步。就显示器而言，阴极射线管(Cathode Ray Tube，CRT)因具有优异的显示品质与其经济性，一直独占近年来的显示器市场。然而，对于个人在桌上操作多数终端机/显示器装置的环境，或是以环保的观点切入，若以节省能源的潮流加以预测，阴极射线管因空间利用以及能源消耗上仍存在很多问题，而对于轻、薄、短、小以及低消耗功率的需求无法有效提供解决之道。因此，具有高画质、空间利用效率佳、低消耗功率、无辐射等优越特性的薄膜晶体管液晶显示器(Thin Film Transistor Liquid CrystalDisplay，TFT LCD)已逐渐成为市场的主流。
薄膜晶体管液晶显示器(TFT-LCD)主要是由薄膜晶体管阵列基板、彩色滤光阵列基板和液晶层所构成，其中薄膜晶体管阵列基板是由多个阵列排列的薄膜晶体管以及与每一个薄膜晶体管对应配置的画素电极(pixelelectrode)所组成。其中，薄膜晶体管是用来作为液晶显示单元的开关元件。此外，为了控制个别的画素单元，通常会经由扫瞄配线(scan line)与资料配线(date line)以选取特定的画素，并藉由提供适当的操作电压，以显示对应此画素的显示资料。另外，上述的画素电极的部分区域通常会覆盖于扫瞄配线或是共用配线(common line)上，以形成储存电容。现有习知技术中，常见的储存电容可区分为第一金属层/绝缘层/第二金属层(Metal-Insulator-Metal，MIM)以及第一金属层/绝缘层/铟锡氧化物层(Metal-Insulator-ITO，MII)两种架构，以下将针对上述两种架构的储存电容结构进行详细的说明。
请参阅图1所示，是现有习知第一金属层/绝缘层/第二金属层(MIM)架构的储存电容的剖面示意图。在现有习知的画素结构中，第一金属层/绝缘层/第二金属层(MIM)架构的储存电容Cst通常是藉由扫瞄配线或共用配线100与其上方的电容电极120耦合而成。此外，在第一金属层/绝缘层/第二金属层(MIM)架构的储存电容中，扫瞄配线或共用配线100与电容电极120是藉由闸极绝缘层110彼此电性绝缘，因此储存电容值Cst与闸极绝缘层110的厚度有关。另外，画素电极140是藉由保护层130中的接触窗132与电容电极120电性连接。
请参阅图2所示，是现有习知第一金属层/绝缘层/铟锡氧化物层(MII)架构的储存电容的剖面示意图。在现有习知的画素结构中，第一金属层/绝缘层/铟锡氧化物层(MII)架构的储存电容通常是藉由扫瞄配线或共用配线200与其上方的画素电极230耦合而成。与第一金属层/绝缘层/第二金属层(MIM)架构不同之处在于，第一金属层/绝缘层/铟锡氧化物层(MII)架构的储存电容中的扫瞄配线或共用配线200与画素电极230是藉由闸极绝缘层210与保护层220彼此电性绝缘，因此储存电容值Cst与闸极绝缘层210及保护层220的总厚度有关。
值得注意的是，不论是第一金属层/绝缘层/第二金属层(MIM)架构或第一金属层/绝缘层/铟锡氧化物层(MII)架构的储存电容(Cst)，皆是用以使薄膜晶体管液晶显示器中的各画素能够正常显示。然而，制程的缺陷或其他因素可能使得粒子(particle)落于介电层(即上述的闸极绝缘层或保护层)中，而导致电容泄漏(leakage)的情形。此外，还会因介电层破洞、介电层的接触窗未贯通或多余画素电极残留等因素，造成储存电容失效。如此一来，将会导致画素显示异常，而使得显示品质不佳。
由此可见，上述现有的薄膜晶体管阵列基板在结构与使用上，显然仍存在有不便与缺陷，而亟待加以进一步改进。为了解决薄膜晶体管阵列基板存在的问题，相关厂商莫不费尽心思来谋求解决之道，但长久以来一直未见适用的设计被发展完成，而一般产品又没有适切的结构能够解决上述问题，此显然是相关业者急欲解决的问题。
有鉴于上述现有的薄膜晶体管阵列基板存在的缺陷，本发明人基于从事此类产品设计和制造多年丰富的实务经验及专业知识，并且配合学理的运用，积极加以研究创新，以期创设一种新型结构的薄膜晶体管阵列基板及其修补方法，能够改进一般现有的薄膜晶体管阵列基板，使其更具有实用性。经过不断的研究、设计，并经反复试作样品及改进后，终于创设出确具实用价值的本发明。
发明内容
本发明的目的在于，克服现有的薄膜晶体管阵列基板存在的缺陷，而提供一种新的薄膜晶体管阵列基板及其修补方法，所要解决的技术问题是使其可针对失效的储存电容进行修补，进而提升优良率，从而更加适于实用。
本发明的目的及解决其技术问题是采用以下技术方案来实现的。依据本发明提出的一种薄膜晶体管阵列基板，其包括一基板；多数个扫瞄配线，配置于该基板上；多数个资料配线，配置于该基板上，其中该些扫瞄配线与该些资料配线是将该基板区分为多数个画素区域；多数个薄膜晶体管，每一该些薄膜晶体管是位于该些画素区域其中之一内，其中该些薄膜晶体管是藉由该些扫瞄配线以及该些资料配线驱动；多数个画素电极，每一该些画素电极是位于该些画素区域其中之一内，以与对应的该些薄膜晶体管其中之一电性连接，且每一该些画素电极具有一第一开口；多数个共用配线，配置于该基板上，每一该些画素电极的部分区域是位于对应的该些共用配线其中之一的上方，而每一该些共用配线具有一第二开口，是位于该第一开口内；多数个电容电极，每一该些电容电极配置于每一该些画素电极以及该些共用配线其中之一之间，而每一该些电容电极具有一第三开口，是位于该第一开口内，该第三开口与第二开口部分重叠，且该第三开口暴露出该些共用配线其中之一的部分区域；以及多数个连接导体层，每一该些连接导体层是位于该第一开口内，且每一该些连接导体层是与对应的该些电容电极其中之一及该些共用配线其中之一电性连接。
本发明的目的及解决其技术问题还可采用以下技术措施进一步实现。
前述的薄膜晶体管阵列基板，每一该些共用配线更具有一第四开口及一第五开口，且该第四开口及该第五开口分别位于该第二开口的两侧。
前述的薄膜晶体管阵列基板，其更包括一介电层，配置于该些电容电极与该些共用配线之间，且该介电层覆盖该第四开口及该第五开口。
前述的薄膜晶体管阵列基板，其更包括一保护层，配置于该些画素电极与该些电容电极之间，且该保护层具有多数个第一接触窗及多数个第二接触窗，每一该些连接导体层是透过该些第一接触窗其中之一及该些第二接触窗其中之一，而与对应的该些电容电极其中之一以及该些共用配线其中之一同时电性连接。
前述的薄膜晶体管阵列基板，每一该些连接导体层具有二连接区以及一待修补区，该些连接区分别与对应的该些电容电极其中之一及该些共用配线其中之一电性连接，且该待修补区对应于该第三开口与第二开口的重叠处。
前述的薄膜晶体管阵列基板，每一该些画素电极更具有至少一第一沟槽及至少一第二沟槽，该第一沟槽的延伸方向与该第二沟槽的延伸方向不同，且该第一沟槽及该第二沟槽与该第一开口连通。
前述的薄膜晶体管阵列基板，其中所述的该些连接导体层与该些画素电极为相同材质。
本发明的目的及解决其技术问题是采用以下技术方案来实现的。依据本发明提出的一种薄膜晶体管阵列基板的修补方法，适用于对权利要求2或权利要求6的薄膜晶体管阵列基板进行修补，当该些画素电极其中之一与对应的该些共用配线其中之一之间具有一粒子/破洞，以使该些画素电极其中之一与对应的该些电容电极其中之一所形成的电容成为一瑕疵电容时，其包括以下步骤移除该瑕疵电容中的该连接导体层的部分区域，使该瑕疵电容中的该电容电极与对应的共用配线电性绝缘；移除该瑕疵电容中的该画素电极的部分区域，使得该画素电极与该瑕疵电容中的该共用配线电性绝缘；以及将该瑕疵电容中对应于该第四开口或该第五开口处的该画素电极与该电容电极相熔接。
本发明的目的及解决其技术问题还可采用以下技术措施进一步实现。
前述的薄膜晶体管阵列基板的修补方法，其中所述的移除该瑕疵电容中的该连接导体层的部分区域的方法包括激光移除。
前述的薄膜晶体管阵列基板的修补方法，其中所述的移除该瑕疵电容中的该画素电极的部分区域的方法包括激光移除。
前述的薄膜晶体管阵列基板的修补方法，其中所述的将该瑕疵电容中对应于第四开口或该第五开口处的该画素电极与该电容电极相熔接的方法包括激光熔接。
本发明的目的及解决其技术问题是采用以下技术方案来实现的。依据本发明提出的一种薄膜晶体管阵列基板的修补方法，适用于对权利要求2或权利要求6的薄膜晶体管阵列基板进行修补，当该些画素电极其中之一与对应的该些电容电极其中之一之间具有一粒子/破洞，以使该些画素电极其中之一与对应的该些电容电极其中之一所形成的电容成为一瑕疵电容时，其包括以下步骤移除该瑕疵电容中的该连接导体层的部分区域，使该瑕疵电容中的该电容电极与对应的共用配线电性绝缘；以及将该瑕疵电容中对应于该第四开口或第五开口处的该画素电极与该电容电极相熔接。
本发明的目的及解决其技术问题还可采用以下技术措施进一步实现。
前述的薄膜晶体管阵列基板的修补方法，其中所述的移除该瑕疵电容中的该连接导体层的部分区域的方法包括激光移除。
前述的薄膜晶体管阵列基板的修补方法，其中所述的将该瑕疵电容中对应于该第四开口或该第五开口处的该画素电极与该电容电极相熔接的方法包括激光熔接。
本发明的目的及解决其技术问题是采用以下技术方案来实现的。依据本发明提出的一种薄膜晶体管阵列基板的修补方法，适用于对权利要求2或权利要求6的薄膜晶体管阵列基板进行修补，当相邻二画素电极之间具有一画素电极残留物，以使该些画素电极其中之一与对应的该些电容电极其中之一所形成的电容成为一瑕疵电容时，其包括以下步骤移除该瑕疵电容中的该连接导体层的部分区域，使该瑕疵电容中的该电容电极与对应的共用配线电性绝缘；移除该瑕疵电容中的该画素电极的部分区域及该画素电极残留物的部分区域，以使该些画素电极之间电性绝缘；以及将该瑕疵电容中对应于该第四开口或该第五开口处的该画素电极与该电容电极相熔接。
本发明的目的及解决其技术问题还可采用以下技术措施进一步实现。
前述的薄膜晶体管阵列基板的修补方法，其中所述的移除该瑕疵电容中的该连接导体层的部分区域的方法包括激光移除。
前述的薄膜晶体管阵列基板的修补方法，其中所述的移除该瑕疵电容中的该画素电极的部分区域及该画素电极残留物的部分区域的方法包括激光移除。
前述的薄膜晶体管阵列基板的修补方法，其中所述的将该瑕疵电容中对应于该第四开口或第五开口处的该画素电极与该电容电极相熔接的方式包括激光熔接。
前述的薄膜晶体管阵列基板的修补方法，其中所述的移除该瑕疵电容中的该画素电极的部分区域及该画素电极残留物的部分区域的方法包括激光移除。
前述的薄膜晶体管阵列基板的修补方法，其中所述的将该瑕疵电容中对应于该第四开口或第五开口处的该画素电极与该电容电极相熔接的方法包括激光熔接。
本发明的目的及解决其技术问题是采用以下技术方案来实现的。依据本发明提出的一种薄膜晶体管阵列基板的修补方法，适用于对权利要求4的薄膜晶体管阵列基板进行修补，当保护层的该些第一接触窗其中之一未贯穿，以使该些画素电极其中之一与对应的该些电容电极其中之一所形成的电容成为一瑕疵电容时，其包括以下步骤将该瑕疵电容中对应于该第一接触窗处的该连接导体层与该共用配线的该部分区域相熔接。
本发明的目的及解决其技术问题是采用以下技术方案来实现的。依据本发明提出的一种薄膜晶体管阵列基板的修补方法，适用于对权利要求4的薄膜晶体管阵列基板进行修补，当保护层的该些第二接触窗其中之一未贯穿，以使该些画素电极其中之一与对应的该些电容电极其中之一所形成的电容成为一瑕疵电容时，其包括以下步骤将该瑕疵电容中对应于该第二接触窗处的该连接导体层与该电容电极的该部分区域相熔接。
本发明的目的及解决其技术问题是采用以下技术方案来实现的。依据本发明提出的一种薄膜晶体管阵列基板的修补方法，其中所述的将该瑕疵电容中对应于该第一接触窗处的该连接导体层与该共用配线的该部分区域相熔接的方法，或是将该瑕疵电容中对应于该第二接触窗处的该连接导体层与该电容电极的该部分区域相熔接的方法包括激光熔接。
本发明与现有技术相比具有明显的优点和有益效果。由以上技术方案可知，为了达到前述发明目的，本发明的主要技术内容如下本发明提出一种薄膜晶体管阵列基板，主要是由一基板、多数个扫瞄配线、多数个资料配线、多数个薄膜晶体管、多数个画素电极、多数个共用配线、多数个电容电极以及多数个连接导体层所构成。扫瞄配线及资料配线配置于该基板上，且扫瞄配线与资料配线是将基板区分为多数个画素区域。每个薄膜晶体管是位于对应的画素区域内，且薄膜晶体管是藉由扫瞄配线以及资料配线驱动。每个画素电极是位于对应的画素区域内，以与对应的薄膜晶体管电性连接，且每个画素电极具有一第一开口。共用配线配置于基板上，每个画素电极的部分区域是位于对应的共用配线的上方，而每个共用配线具有一第二开口，是位于第一开口内。每个电容电极配置于对应的画素电极以及对应的共用配线之间，而每个电容电极具有一第三开口，是位于第一开口内，此第三开口与第二开口部分重叠，且此第三开口暴露出对应的共用配线的部分区域。每个连接导体层是位于第一开口内，且每个连接导体层是与对应的电容电极及对应的共用配线电性连接。
此外，每个共用配线更具有一第四开口及一第五开口，且第四开口及第五开口分别位于第二开口的两侧。另外，画素电极与电容电极之间更配置有一保护层，且保护层具有多个第一接触窗及多个第二接触窗，每个连接导体层是透过一第一接触窗及一第二接触窗，而与对应的共用配线以及对应的电容电极同时电性连接。再者，每个画素电极更具有至少一第一沟槽及至少一第二沟槽，第一沟槽的延伸方向与第二沟槽的延伸方向不同，且第一沟槽及第二沟槽与第一开口连通。
基于上述的目的，本发明再提出了一种薄膜晶体管阵列基板的修补方法，适于对上述的薄膜晶体管阵列基板进行修补，当画素电极与对应的共用配线之间具有一粒子/破洞，以使画素电极与对应的电容电极所形成的电容成为一瑕疵电容时，此修补方法的步骤是先移除此瑕疵电容中的连接导体层的部分区域，使此瑕疵电容中的电容电极与对应的共用配线电性绝缘。接着移除此瑕疵电容中的画素电极的部分区域，使画素电极与此瑕疵电容中的共用配线电性绝缘。接着将此瑕疵电容中对应于第四开口或第五开口处的画素电极与电容电极相熔接。
基于上述的目的，本发明再提出了一种薄膜晶体管阵列基板的修补方法，适于对上述的薄膜晶体管阵列基板进行修补，当画素电极与对应的电容电极之间具有一粒子/破洞，以使画素电极与对应的电容电极所形成的电容成为一瑕疵电容时，此修补方法的步骤是先移除此瑕疵电容中的连接导体层的部分区域，使此瑕疵电容中的电容电极与对应的共用配线电性绝缘。接着将此瑕疵电容中对应于第四开口或第五开口处的画素电极与电容电极相熔接。
基于上述的目的，本发明再提出了一种薄膜晶体管阵列基板的修补方法，适用于对上述的薄膜晶体管阵列基板进行修补，当相邻二画素电极之间具有一画素电极残留物，以使其中一画素电极与对应的电容电极所形成的电容成为一瑕疵电容时，此修补方法的步骤是先移除此瑕疵电容中的连接导体层的部分区域，使此瑕疵电容中的电容电极与对应的共用配线电性绝缘。接着移除此瑕疵电容中的画素电极的部分区域及画素电极残留物的部分区域，以使此两画素电极之间电性绝缘。接着将瑕疵电容中对应于第四开口或第五开口处的画素电极与电容电极相熔接。
基于上述的目的，本发明再提出了一种薄膜晶体管阵列基板的修补方法，适于对上述的薄膜晶体管阵列基板进行修补，当画素电极上具有一画素电极残留物，且此画素电极残留物与对应的连接导体层的部分区域连接，以使画素电极与对应的电容电极所形成的电容成为一瑕疵电容时，此修补方是为移除此瑕疵电容中的连接导体层的部分区域，使此瑕疵电容中的电容电极与对应的共用配线电性绝缘。接着移除此瑕疵电容中的画素电极的部分区域及画素电极残留物的部分区域，以使画素电极与对应的连接导体层电性绝缘。接着将瑕疵电容中对应于第四开口或第五开口处的画素电极与电容电极相熔接。
基于上述的目的，本发明再提出了一种薄膜晶体管阵列基板的修补方法，适于对上述的薄膜晶体管阵列基板进行修补，当保护层的一第一接触窗及/或一第二接触窗未贯穿，以使一画素电极与对应的电容电极所形成的电容成为一瑕疵电容时，此修补方法的步骤是，将此瑕疵电容中对应于第一接触窗及/或第二接触窗处的连接导体层与共用配线的部分区域相熔接。
本发明的薄膜晶体管阵列基板分别在画素电极、电容电极及共用配线上开设一开口，其中电容电极与共用配线上所开设的开口是位于画素电极所开设的开口内，且画素电极所开设的开口暴露出共用配线与连接导体层的部分区域，藉由配置一连接导体层于画素电极内将电容电极与共用配线电性连接，以使画素电极与电容电极耦合形成一第一金属层/绝缘层/铟锡氧化物层(MII)架构的储存电容。当此储存电容因粒子/破洞、介电层的接触窗未贯通或多余画素电极残留等因素，造成此储存电容失效时，可藉由激光修补将原本为第一金属层/绝缘层/铟锡氧化物层(MII)架构的储存电容切换为第一金属层/绝缘层/第二金属层(MIM)架构的储存电容，使经修补的画素可正常显示，进而提升良率。经由上述可获知，本发明是关于一种薄膜晶体管阵列基板及其修补方法，主要在薄膜晶体管阵列基板的画素电极、电容电极及共用配线上分别开设一开口，其中电容电极与共用配线上的开口是位于画素电极的开口内，且画素电极的开口暴露出共用配线及电容电极的部分区域，藉由配置一连接导体层于画素电极内将电容电极与共用配线电性连接，以使画素电极与电容电极耦合形成一第一金属层/绝缘层/铟锡氧化物层(MII)架构的储存电容。当此储存电容失效时，可藉由激光修补将原本为第一金属层/绝缘层/铟锡氧化物层(MII)架构的储存电容切换为第一金属层/绝缘层/第二金属层(MIM)架构的储存电容。
借由上述技术方案，本发明薄膜晶体管阵列基板及其修补方法至少具有下列优点1、本发明的修补方法可轻易的地将原本为第一金属层/绝缘层/铟锡氧化物层(MII)架构的储存电容切换为第一金属层/绝缘层/第二金属层(MIM)架构的储存电容，实用性高。
2、本发明的修补方法可针对储存电容因粒子/破洞、介电层的接触窗未贯通或多余画素电极残留等各种因素进行修补，且可将画素的单点瑕疵(one defect)修补为无瑕疵(zero defect)，进而大幅增进良率。
综上所述，本发明薄膜晶体管阵列基板及其修补方法可以针对失效的储存电容进行修补，进而提升良率。其具有上述诸多的优点及实用价值，并在同类产品及修补方法中未见有类似的结构设计及方法公开发表或使用而确属创新，其不论在产品结构、修补方法或功能上皆有较大的改进，在技术上有较大的进步，并产生了好用及实用的效果，且较现有的薄膜晶体管阵列基板及其修补方法具有增进的多项功效，从而更加适于实用，诚为一新颖、进步、实用的新设计。
上述说明仅是本发明技术方案的概述，为了能够更清楚了解本发明的技术手段，而可依照说明书的内容予以实施，并为了让本发明的上述和其他目的、特征和优点能更明显易懂，以下特举出多个较佳实施例，并配合附图，详细说明如下。
图1是现有习知第一金属层/绝缘层/第二金属层(MIM)架构的储存电容的剖面示意图。
图2是现有习知第一金属层/绝缘层/铟锡氧化物层(MII)架构的储存电容的剖面示意图。
图3是依照本发明一较佳实施例的一种薄膜晶体管阵列基板的示意图。
图4是根据图3中的剖面线A-A所见的剖面图。
图5是依照本发明一较佳实施例的一种薄膜晶体管阵列基板经过修补之后的示意图。
图6是根据图5中剖面线B-B所见的剖面图。
图7～10是依照本发明另一较佳实施例的一种薄膜晶体管阵列基板经过修补之后的示意图。
10、20粒子100、200扫瞄配线或共用配线110、210闸极绝缘层120电容电极130、220保护层132接触窗140、230画素电极 300薄膜晶体管阵列基板310基板 312画素区域320扫瞄配线 330资料配线340薄膜晶体管 350画素电极352第一开口 354第一沟槽356第二沟槽 360共用配线362第二开口 364第四开口366第五开口 370电容电极372第三开口 380连接导体层382连接区 384待修补区400介电层 500保护层510第一接触窗 520第二接触窗600、700画素电极残留物具体实施方式
为更进一步阐述本发明为达成预定发明目的所采取的技术手段及功效，以下结合附图及较佳实施例，对依据本发明提出的薄膜晶体管阵列基板及其修补方法其具体实施方式
、结构、方法、步骤、特征及其功效，详细说明如后。
请参阅图3和图4所示，其中图3是依照本发明一较佳实施例的一种薄膜晶体管阵列基板的示意图，而图4是根据图3中的剖面线A-A所见的剖面图。
本实施例的薄膜晶体管阵列基板300，主要是由一基板310、多数个扫瞄配线320、多数个资料配线330、多数个薄膜晶体管340、多数个画素电极350、多数个共用配线360、多数个电容电极370以及多数个连接导体层380所构成。
扫瞄配线320及资料配线330配置于基板310上，且扫瞄配线320与资料配线330是将基板310区分为多数个画素区域312。每个薄膜晶体管340是位于对应的画素区域312内，且薄膜晶体管340是藉由扫瞄配线320以及资料配线330驱动。每个画素电极350是位于对应的画素区域312内，以与对应的薄膜晶体管340电性连接。共用配线360配置于基板310上，每个画素电极350的部分区域是位于对应的共用配线360的上方，且每个电容电极370配置于对应的画素电极350以及对应的共用配线360之间。
请继续参阅图3及图4，每个画素电极350、共用配线360及电容电极370上分别开设一第一开口352、一第二开口362及一第三开口372。其中共用配线360的第二开口362及电容电极370的第三开口372是位于画素电极350的第一开口352内，且第三开口372与第二开口362有部分重叠的区域。此外，电容电极370的第三开口372是暴露出对应的共用配线360的部分区域，而画素电极350的第一开口352则同时暴露出对应的共用配线360的部分区域及电容电极370的部分区域。
另外，画素电极350其更具有至少一第一沟槽354及至少一第二沟槽356，其中第一沟槽354的延伸方向与第二沟槽356的延伸方向不同，且第一沟槽354及第二沟槽356与第一开口352连通。换言之，本实施例的薄膜晶体管阵列基板为运用至一种多重区域垂直排列型液晶显示器(Multi-domain Vertical Alignment liquid crystal display，MVA-LCD)的液晶显示器中。画素电极上的沟槽(slit)可使两基板间的电场改变，并使两基板间的液晶能以多区域平均的方式排列，进而达到液晶显示面板的视角对称的目的，而上述的第一开口则可在制作这些沟槽一起形成。
连接导体层380是位于第一开口352内，且连接导体层380是与对应的电容电极370及对应的共用配线360电性连接。以本实施例而言，连接导体层380具有二连接区382及一待修补区384，此两连接区382分别与对应的电容电极370及共用配线360电性连接，而待修补区384对应于上述第三开口372与第二开口362的重叠处，用以作为修补时的切割处。
此外，每个共用配线360更具有一第四开口364及一第五开口366，且第四开口364及第五开口366分别位于第二开口362的两侧，用以修补时的熔接处。另外，电容电极370与共用配线360之间更包括有一介电层400，且介电层400覆盖第四开口364及第五开口366，而画素电极350与电容电极370之间更包括一保护层500，此保护层500具有第一接触窗510及第二接触窗520，上述连接导体层380是透过第一接触窗510及第二接触窗520，而与对应的电容电极370以及共用配线360同时电性连接。
故从上可知，本实施例的薄膜晶体管阵列基板，主要是藉由配置一连接导体层于画素电极的第一开口内，而将电容电极与共用配线电性连接，以使画素电极与电容电极耦合形成一第一金属层/绝缘层/铟锡氧化物层(MII)架构的储存电容。值得注意的是，因制程的瑕疵或其他因素，可能会导致上述MII架构的储存电容失效，因此，本发明于下文中将针对上述MII架构的储存电容产生失效的各种情况，对应提出数种修补方法，但并非用以限定本发明。
请参阅图5和图6所示，图5是依照本发明一较佳实施例的一种薄膜晶体管阵列基板经过修补之后的示意图，而图6是根据图5中剖面线B-B所见的剖面图。当画素电极350与对应的电容电极370之间具有一粒子10(或破洞)，以使画素电极350与对应的电容电极370所形成的电容成为一瑕疵电容时，此修补方法是先移除此瑕疵电容中的连接导体层380的部分区域，使此瑕疵电容中的电容电极370与对应的共用配线360电性绝缘。接着，将此瑕疵电容中对应于第四开口364或第五开口366处的画素电极350与电容电极370相熔接(如标示A处)。
以本实施例而言，移除此瑕疵电容中的连接导体层380的部分区域例如是上述连接导体层380的待修补区384。而粒子10(或破洞)在图中较接近第四开口364处，较佳的修补方式是将对应于第四开口364处的画素电极350与电容电极370相熔接，以使画素电极350与对应的电容电极370成为等电位。当然熟悉该项技术应知，亦可单独将对应于第五开口366处的画素电极350与电容电极370相熔接或同时将对应于第四开口364及第五开口366处的画素电极350与电容电极370相熔接，以使画素电极350与对应的电容电极370成为等电位。此外，上述移除此瑕疵电容中的连接导体层380的部分区域的方式例如是激光移除，而将此瑕疵电容中对应于第四开口364或第五开口366处的画素电极350与电容电极370相熔接的方式例如是激光熔接。由上可知，经修补之后共用配线360与电容电极370即耦合形成第一金属层/绝缘层/第二金属层(MIM)架构的储存电容，因此使经修补的画素可正常显示，进而提升良率。
请参阅图7所示，是依照本发明另一较佳实施例的一种薄膜晶体管阵列基板经过修补之后的示意图。当画素电极350与对应的共用配线360之间具有一粒子20(或破洞)，以使画素电极350与对应的电容电极370所形成的电容成为一瑕疵电容时，此修补方法是先移除此瑕疵电容中的连接导体层380的部分区域，使此瑕疵电容中的电容电极370与对应的共用配线360电性绝缘。接着移除此瑕疵电容中的画素电极350的部分区域，使画素电极350与此瑕疵电容中的共用配线360电性绝缘。接着将此瑕疵电容中对应于第四开口364或第五开口366处的画素电极350与电容电极370相熔接。
以本实施例而言，移除此瑕疵电容中的连接导体层380的部分区域例如是连接导体层380的待修补区384，而粒子20(或破洞)在图中较接近第四开口364处，则移除较接近第四开口364处的画素电极350的部分区域(如标示B处)，以使画素电极350与共用配线360电性绝缘。之后再将对应于第五开口366处的画素电极350与电容电极370相熔接(如标示C处)。同样地，上述移除连接导体层380或画素电极350的部分区域的方式例如是激光移除，而将画素电极350与电容电极370相熔接的方式例如是激光熔接。由上可知，经修补之后共用配线360与电容电极370即耦合形成MIM架构的储存电容。
请参阅图8所示，是依照本发明另一较佳实施例的一种薄膜晶体管阵列基板经过修补之后的示意图。当相邻二画素电极350之间因制程的瑕疵而形成一画素电极残留物600，以使画素电极350与对应的电容电极370所形成的电容成为一瑕疵电容时，此修补方法是先移除此瑕疵电容中的连接导体层380的部分区域，使此瑕疵电容中的电容电极370与对应的共用配线360电性绝缘。接着移除此瑕疵电容中的画素电极350的部分区域及画素电极残留物600的部分区域，以使此两画素电极350之间电性绝缘。接着将瑕疵电容中对应于第四开口364或第五开口366处的画素电极350与电容电极370相熔接。
以本实施例而言，移除此瑕疵电容中的连接导体层380的部分区域例如是连接导体层380的待修补区384，而画素电极残留物600在图中较接近第四开口364处，则移除较接近第四开口364处的画素电极350的部分区域(如标示D处)以及画素电极残留物600的部分区域(如标示E处)，以使此两画素电极350之间电性绝缘。之后再将对应于第五开口366处的画素电极350与电容电极370相熔接(如标示F处)。同样地，上述移除连接导体层380、画素电极350及画素电极残留物600的部分区域的方式例如是激光移除，而将画素电极350与电容电极370相熔接的方式例如是激光熔接。由上可知，经修补之后共用配线360与电容电极370即耦合形成MIM架构的储存电容。
请参阅图9所示，是依照本发明另一较佳实施例的一种薄膜晶体管阵列基板经过修补之后的示意图。当画素电极350上因制程的瑕疵而形成一画素电极残留物700，且此画素电极残留物700与对应的连接导体层380的部分区域连接，以使画素电极350与对应的电容电极370所形成的电容成为一瑕疵电容时，此修补方法是为移除此瑕疵电容中的连接导体层380的部分区域，使此瑕疵电容中的电容电极370与对应的共用配线360电性绝缘。接着移除此瑕疵电容中的画素电极350的部分区域及画素电极残留物700的部分区域，以使画素电极350与对应的连接导体层380电性绝缘。接着将瑕疵电容中对应于第四开口364或第五开口366处的画素电极350与电容电极370相熔接。
以本实施例而言，移除此瑕疵电容中的连接导体层380的部分区域例如是连接导体层380的待修补区384，而画素电极残留物700在图中较接近第四开口364处，则移除较接近第四开口364处的画素电极350及画素电极残留物600的部分区域(如标示G处)，之后再将对应于第五开口366处的画素电极350与电容电极370相熔接(如标示H处)。同样地，上述移除连接导体层380、画素电极350及画素电极残留物700的部分区域的方式例如是激光移除，而将画素电极350与电容电极370相熔接的方式例如是激光熔接。由上可知，经修补之后共用配线360与电容电极370即耦合形成MIM架构的储存电容。
请参阅图10所示，是依照本发明另一较佳实施例的一种薄膜晶体管阵列基板经过修补之后的示意图。当保护层的第一接触窗510及/或第二接触窗520因制程瑕疵而未贯穿，以使画素电极350与对应的电容电极370所形成的电容成为一瑕疵电容时，此修补方法是将此瑕疵电容中对应于第一接触窗510及/或第二接触窗处的连接导体层380与共用配线360的部分区域相熔接(如标示I处与J处)。由上可知，经修补之后电容电极370与画素电极350即耦合形成原设计的MII架构的储存电容。
承上所述，上述各个实施例中所揭露的连接导体层其材质无须限制，但为了使制程更为简便，连接导体层的材质可与画素电极相同，例如是铟锡氧化物(ITO)或铟锌氧化物(IZO)。换言之，在形成画素电极时，可进一步将画素电极分为两个部分，其中一部分作为连接导体层，而剩余的部分作为画素的显示区域。此外，上述各个实施例的薄膜晶体管阵列基板皆是以运用至一MVA型液晶显示器中举例说明，但并不局限使用于MVA型液晶显示器中，本发明的精神更可应用于其他型态的液晶显示器，如TN型、STN型液晶显示器等。换言之，实施例中的画素电极可选择性地形成该些沟槽。另外，实施例中的薄膜晶体管阵列基板是以储存电容在共用配线(Cst oncommon)上的基板举例说明。当然，熟悉该项技术者应知，本发明的修补方法亦可运用在现有习知储存电容在闸极上(Cst on gate)的基板上。
故从上可知，本发明的薄膜晶体管阵列基板分别在画素电极、电容电极及共用配线上开设一开口，其中电容电极与共用配线上所开设的开口是位于画素电极所开设的开口内，且画素电极所开设的开口暴露出共用配线与连接导体层的部分区域，藉由配置一连接导体层于画素电极的开口内将电容电极与共用配线电性连接，以使画素电极与电容电极耦合形成一第一金属层/绝缘层/铟锡氧化物层(MII)架构的储存电容。当此储存电容因粒子/破洞或多余画素电极残留等因素，造成此储存电容失效时，可藉由本发明的修补方法将原本为第一金属层/绝缘层/铟锡氧化物层(MII)架构的储存电容切换为第一金属层/绝缘层/第二金属层(MIM)架构的储存电容，使经修补的画素可正常显示，进而提升良率。
以上所述，仅是本发明的较佳实施例而已，并非对本发明作任何形式上的限制，虽然本发明已以较佳实施例揭露如上，然而并非用以限定本发明，任何熟悉本专业的技术人员，在不脱离本发明技术方案范围内，当可利用上述揭示的方法及技术内容作出些许的更动或修饰为等同变化的等效实施例，但是凡是未脱离本发明技术方案的内容，依据本发明的技术实质对以上实施例所作的任何简单修改、等同变化与修饰，均仍属于本发明技术方案的范围内。
权利要求
1.一种薄膜晶体管阵列基板，其特征在于其包括一基板；多数个扫瞄配线，配置在该基板上；多数个资料配线，配置在该基板上，其中该些扫瞄配线与该些资料配线是将该基板区分为多数个画素区域；多数个薄膜晶体管，每一该些薄膜晶体管是位于该些画素区域其中之一内，其中该些薄膜晶体管是藉由该些扫瞄配线以及该些资料配线驱动；多数个画素电极，每一该些画素电极位于该些画素区域其中之一内，以与对应的该些薄膜晶体管其中之一电性连接，而且每一该些画素电极具有一第一开口；多数个共用配线，配置在该基板上，每一该些画素电极的部分区域是位于对应的该些共用配线其中之一的上方，而每一该些共用配线具有一第二开口，是位于该第一开口内；多数个电容电极，每一该些电容电极配置在每一该些画素电极以及该些共用配线其中之一之间，而每一该些电容电极具有一第三开口，是位于该第一开口内，该第三开口与第二开口部分重叠，且该第三开口暴露出该些共用配线其中之一的部分区域；以及多数个连接导体层，每一该些连接导体层是位于该第一开口内，且每一该些连接导体层是与对应的该些电容电极其中之一及该些共用配线其中之一电性连接。
2.根据权利要求1所述的薄膜晶体管阵列基板，其特征在于每一该些共用配线更具有一第四开口及一第五开口，且该第四开口及该第五开口分别位于该第二开口的两侧。
3.根据权利要求2所述的薄膜晶体管阵列基板，其特征在于其更包括一介电层，配置在该些电容电极与该些共用配线之间，且该介电层覆盖该第四开口及该第五开口。
4.根据权利要求2所述的薄膜晶体管阵列基板，其特征在于其更包括一保护层，配置在该些画素电极与该些电容电极之间，且该保护层具有多数个第一接触窗及多数个第二接触窗，每一该些连接导体层是透过该些第一接触窗其中之一及该些第二接触窗其中之一，而与对应的该些电容电极其中之一以及该些共用配线其中之一同时电性连接。
5.根据权利要求1所述的薄膜晶体管阵列基板，其特征在于每一该些连接导体层具有二连接区及一待修补区，该些连接区分别与对应的该些电容电极其中之一及该些共用配线其中之一电性连接，且该待修补区对应于该第三开口与第二开口的重叠处。
6.根据权利要求2所述的薄膜晶体管阵列基板，其特征在于每一该些画素电极更具有至少一第一沟槽及至少一第二沟槽，该第一沟槽的延伸方向与该第二沟槽的延伸方向不同，且该第一沟槽及该第二沟槽与该第一开口连通。
7.根据权利要求1所述的薄膜晶体管阵列基板，其特征在于其中所述的该些连接导体层与该些画素电极为相同材质。
8.一种薄膜晶体管阵列基板的修补方法，适用于对权利要求2或权利要求6的薄膜晶体管阵列基板进行修补，当该些画素电极其中之一与对应的该些共用配线其中之一之间具有一粒子/破洞，以使该些画素电极其中之一与对应的该些电容电极其中之一所形成设有的电容成为一瑕疵电容时，其特征在于其包括以下步骤移除该瑕疵电容中的该连接导体层的部分区域使该瑕疵电容中的该电容电极与对应的共用配线电性绝缘；移除该瑕疵电容中的该画素电极的部分区域，使该画素电极与该瑕疵电容中的该共用配线电性绝缘；以及将该瑕疵电容中对应于该第四开口或该第五开口处的该画素电极与该电容电极相熔接。
9.根据权利要求8所述的薄膜晶体管阵列基板的修补方法，其特征在于其中所述的移除该瑕疵电容中的该连接导体层的部分区域的方法包括激光移除。
10.根据权利要求8所述的薄膜晶体管阵列基板的修补方法，其特征在于其中所述的移除该瑕疵电容中的该画素电极的部分区域的方法包括激光移除。
11.根据权利要求8所述的薄膜晶体管阵列基板的修补方法，其特征在于其中所述的将该瑕疵电容中对应于第四开口或该第五开口处的该画素电极与该电容电极相熔接的方法包括激光熔接。
12.一种薄膜晶体管阵列基板的修补方法，适用于对权利要求2或权利要求6的薄膜晶体管阵列基板进行修补，当该些画素电极其中之一与对应的该些电容电极其中之一之间具有一粒子/破洞，以使该些画素电极其中之一与对应的该些电容电极其中之一所形成的电容成为一瑕疵电容时，其特征在于其包括以下步骤移除该瑕疵电容中的该连接导体层的部分区域，使该瑕疵电容中的该电容电极与对应的共用配线电性绝缘；以及将该瑕疵电容中对应于该第四开口或第五开口处的该画素电极与该电容电极相熔接。
13.根据权利要求12所述的薄膜晶体管阵列基板的修补方法，其特征在于其中所述的移除该瑕疵电容中的该连接导体层的部分区域的方法包括激光移除。
14.根据权利要求12所述的薄膜晶体管阵列基板的修补方法，其特征在于其中所述的将该瑕疵电容中对应于该第四开口或该第五开口处的该画素电极与该电容电极相熔接的方法包括激光熔接。
15.一种薄膜晶体管阵列基板的修补方法，适用于对权利要求2或权利要求6的薄膜晶体管阵列基板进行修补，当相邻二画素电极之间具有一画素电极残留物，以使该些画素电极其中之一与对应的该些电容电极其中之一所形成的电容成为一瑕疵电容时，其特征在于其包括以下步骤移除该瑕疵电容中的该连接导体层的部分区域，使该瑕疵电容中的该电容电极与对应的共用配线电性绝缘；移除该瑕疵电容中的该画素电极的部分区域及该画素电极残留物的部分区域，以使该些画素电极之间电性绝缘；以及将该瑕疵电容中对应于该第四开口或该第五开口处的该画素电极与该电容电极相熔接。
16.根据权利要求15所述的薄膜晶体管阵列基板的修补方法，其特征在于其中所述的移除该瑕疵电容中的该连接导体层的部分区域的方法包括激光移除。
17.根据权利要求15所述的薄膜晶体管阵列基板的修补方法，其特征在于其中所述的移除该瑕疵电容中的该画素电极的部分区域及该画素电极残留物的部分区域的方法包括激光移除。
18.根据权利要求15所述的薄膜晶体管阵列基板的修补方法，其特征在于其中所述的将该瑕疵电容中对应于该第四开口或第五开口处的该画素电极与该电容电极相熔接的方式包括激光熔接。
19.一种薄膜晶体管阵列基板的修补方法，适用于对权利要求2或权利要求6的薄膜晶体管阵列基板进行修补，当该些画素电极其中之一上具有一画素电极残留物，且该画素电极残留物与对应的该些连接导体层其中之一的部分区域连接，以使该些画素电极其中之一与对应的该些电容电极其中之一所形成的电容成为一瑕疵电容时，其特征在于其包括以下步骤移除该瑕疵电容中的该连接导体层的部分区域，使该瑕疵电容中的该电容电极与对应的共用配线电性绝缘；移除该瑕疵电容中的该画素电极的部分区域及该画素电极残留物的部分区域，以使该画素电极与对应的该连接导体层电性绝缘；以及将该瑕疵电容中对应于该第四开口或第五开口处的该画素电极与该电容电极相熔接。
20.根据权利要求19所述的薄膜晶体管阵列基板的修补方法，其特征在于其中所述的移除该瑕疵电容中的该连接导体层的部分区域的方法包括激光移除。
21.根据权利要求19所述的薄膜晶体管阵列基板的修补方法，其特征在于其中所述的移除该瑕疵电容中的该画素电极的部分区域及该画素电极残留物的部分区域的方法包括激光移除。
22.根据权利要求19所述的薄膜晶体管阵列基板的修补方法，其特征在于其中所述的将该瑕疵电容中对应于该第四开口或第五开口处的该画素电极与该电容电极相熔接的方法包括激光熔接。
23.一种薄膜晶体管阵列基板的修补方法，适用于对权利要求4的薄膜晶体管阵列基板进行修补，当保护层的该些第一接触窗其中之一未贯穿，以使该些画素电极其中之一与对应的该些电容电极其中之一所形成的电容成为一瑕疵电容时，其特征在于其包括以下步骤将该瑕疵电容中对应于该第一接触窗处的该连接导体层与该共用配线的该部分区域相熔接。
24.一种薄膜晶体管阵列基板的修补方法，适用于对权利要求4的薄膜晶体管阵列基板进行修补，当保护层的该些第二接触窗其中之一未贯穿，以使该些画素电极其中之一与对应的该些电容电极其中之一所形成的电容成为一瑕疵电容时，其特征在于其包括以下步骤将该瑕疵电容中对应于该第二接触窗处的该连接导体层与该电容电极的该部分区域相熔接。
25.根据权利要求23项或第24项所述的薄膜晶体管阵列基板的修补方法，其特征在于其中所述的将该瑕疵电容中对应于该第一接触窗处的该连接导体层与该共用配线的该部分区域相熔接的方法，或是将该瑕疵电容中对应于该第二接触窗处的该连接导体层与该电容电极的该部分区域相熔接的方法包括激光熔接。
全文摘要
本发明是关于一种薄膜晶体管阵列基板及其修补方法，主要在薄膜晶体管阵列基板的画素电极、电容电极及共用配线上分别开设一开口，其中电容电极与共用配线上的开口是位于画素电极的开口内，且画素电极的开口暴露出共用配线及电容电极的部分区域，藉由配置一连接导体层在画素电极内将电容电极与共用配线电性连接，以使画素电极与电容电极耦合形成一第一金属层/绝缘层/铟锡氧化物层(MII)架构的储存电容。当此储存电容失效时，可藉由激光修补将原本为第一金属层/绝缘层/铟锡氧化物层(MII)架构的储存电容切换为第一金属层/绝缘层/第二金属层(MIM)架构的储存电容。
文档编号H01L21/00GK1588614SQ20041005468
公开日2005年3月2日 申请日期2004年7月27日 优先权日2004年7月27日
发明者吴俊麟, 侯凯元, 沈肇锜, 陈仁杰 申请人:友达光电股份有限公司