专利名称：薄膜晶体管及其轻掺杂漏极区的制造方法
技术领域：
本发明是关于一种半导体元件及其制造方法，且特别是关于一种薄膜晶体管及其轻掺杂漏极区的制造方法的发明。
背景技术：
早期之多晶硅薄膜晶体管的制造采用固相结晶(SolidPhase Crystallization，SPC)制造工艺，但是其制造工艺温度高达摄氏1000度，所以必需采用熔点较高的石英基板。然而，由于石英基板成本比玻璃基板贵上许多，且在基板尺寸的限制下，面板大约仅有2至3英寸，因此过去只能发展小型面板。近年来随着激光技术的不断进步，发展出一种激态分子激光退火(Excimer Laser Annealing，ELA)制造工艺，其使用激光束照射于非晶硅薄膜，使非晶硅薄膜熔融(melting)后再结晶(recrystallization)成为多晶硅薄膜，并可在温度摄氏600度以下完成全部制造工艺，因此利用此种制造工艺方式所得之多晶硅薄膜晶体管又被称为低温多晶硅(Low TemperaturePoly-Silicon，LTPS)薄膜晶体管。
由于低温多晶硅薄膜晶体管所需之制造工艺温度较低，使得成本远低于石英基板的玻璃基板也能被应用于低温多晶硅薄膜晶体管的制造，因而有助于降低制造成本，且由于多晶硅薄膜晶体管与非晶硅薄膜晶体管相比具有消耗功率小且电子迁移率(electron mobility)大等优点，因此以低温多晶硅薄膜晶体管所制造的驱动元件目前已经广泛地应用于大尺寸的液晶显示器中。
请参考图1，其表示公知之一种低温多晶硅薄膜晶体管的剖面示意图。如图1所示，基板100上形成有缓冲层(bufferlayer)102，而缓冲层102上形成有多晶硅层110，且此多晶硅层110中通过掺杂(dopping)制造工艺而形成有源极区112、漏极区114以及信道区116，其中信道区116位于源极区112与漏极区114之间。
请再参考图1，栅绝缘层120覆盖住多晶硅层110与缓冲层102，而栅极130配置于信道区116上方的栅绝缘层120上。介电层140覆盖栅极130与栅绝缘层120，且介电层140与栅绝缘层120中形成有接触窗开口112a、114a。另外，源极导电层152以及漏极导电层154配置于介电层140上，且源极导电层152与漏极导电层154分别通过接触窗开口112a、114a而与源极区112以及漏极区114电气连接。
值得一提的是，为防止短通道效应(short channel effect)的发生，源极区112、漏极区114与通道区116之间通常会形成有轻掺杂漏极区(Lightly Doped Drain，LDD)118。公知在制造具有轻掺杂漏极区118的多晶硅薄膜晶体管时，通常需通过两道以上的光罩制造工艺，并进行两次以上的掺杂制造工艺，以形成掺杂浓度不同的源极区112/漏极区114以及轻掺杂漏极区118。然而，上述此种制造轻掺杂漏极区的方式容易造成光罩图形对准上的困难，而即使通过自我对准(self-align)的掺杂方式，亦无法避免制造工艺步骤的复杂化。
发明内容
有鉴于此，本发明的目的就是在提供一种能够简化制造工艺步骤，进而提高生产效率的薄膜晶体管。
本发明的另一目的是提供一种具有较为简化之制造工艺，并有助于提高生产效率之轻掺杂漏极区的制造方法。
本发明的又一目的是提供一种具有渐层式之轻掺杂漏极区的薄膜晶体管。
本发明的再一目的是提供一种可形成渐层式之浅掺杂漏极区的制造方法。
基于上述或其它目的，本发明提出一种薄膜晶体管，其例如包括基板、多晶硅层、栅绝缘层、缓冲层、栅极、介电层、源极导电层以及漏极导电层。其中，多晶硅层配置于基板上，且此多晶硅层中具有信道区、位于信道区两侧的轻掺杂漏极区以及位于轻掺杂漏极区外侧的源极区/漏极区。此外，栅绝缘层配置于基板上，并覆盖多晶硅层，而缓冲层配置在对应于信道区以及轻掺杂漏极区上方的栅绝缘层上，且栅极配置在对应于信道区上方的缓冲层上。另外，介电层配置在栅绝缘层上，并覆盖栅极，而源极导电层位于介电层之表面以及介电层与栅绝缘层中，其中源极导电层与源极区电气连接，且漏极导电层位于介电层之表面以及介电层与栅绝缘层中，其中漏极导电层与漏极区电气连接。
在本发明之薄膜晶体管中，栅极之材质例如是金属，而缓冲层之材质例如可以为金属氧化物、金属氮化物、金属碳化物或是具有掺杂物之金属层等。此外，缓冲层之含氧、氮、碳或掺杂物的量，更可随着其与栅绝缘层之距离缩短而逐渐增加。
在本发明之薄膜晶体管中，轻掺杂漏极区越接近源极区/漏极区的位置，其掺杂浓度越高。此外，缓冲层例如是阶梯状结构或岛状结构。
基于上述或其它目的，本发明更提出一种轻掺杂漏极区的制造方法。首先，于基板上形成多晶硅层。接着，于多晶硅层上形成栅绝缘层。然后，于栅绝缘层上形成缓冲层与栅极，其中栅极位于缓冲层上，并暴露出部分之缓冲层。之后，进行掺杂制造工艺，以于多晶硅层中形成轻掺杂漏极区，其中轻掺杂漏极区对应位于栅极所暴露之部分缓冲层的下方。
在本发明的较佳实施例中，上述形成缓冲层与栅极的方法例如是先于栅绝缘层上形成栅缓冲材料层与栅极材料层。之后，通过蚀刻液来蚀刻栅缓冲材料层与栅极材料层，以同时形成缓冲层与栅极。其中，蚀刻液对于栅极材料层之蚀刻速度大于蚀刻液对于栅缓冲材料层之蚀刻速度。此外，上述形成栅缓冲材料层与栅极材料层的方法例如是溅镀，且在形成栅缓冲材料层的过程中更包括通入反应气体，其中反应气体例如是含氧气体、含氮气体、含碳气体或含有掺杂物之气体。另外，上述所通入之反应气体的量例如是随着时间逐渐减少。
基于上述，本发明之轻掺杂漏极区的制造方法形成缓冲层来提供掺杂时的离子遮蔽效果，以制造所需之轻掺杂漏极区。通过本发明之薄膜晶体管及其轻掺杂漏极区的制造方法，仅需一道掺杂步骤便可同时形成源极区/漏极区以及轻掺杂漏极区，因此有助于简化制造工艺步骤，进而提高生产效率。
为让本发明之上述和其它目的、特征和优点能更明显易懂，下文特举较佳实施例，并配附图，作详细说明如下。
具体实施例方式
请参考图2A～2I，其依序表示本发明之一种薄膜晶体管的制造流程示意图。
首先，如图2A所示，于基板200上选择性地形成缓冲层202，并且于缓冲层202上形成非晶硅层210a。其中基板200之材质例如是玻璃，而缓冲层202之材质例如是二氧化硅，其作用在于增进基板200与后续形成之多晶硅层210(表示于图2B)的附着性，且当基板200中含有例如钠等金属离子时，可用以防止基板200中的金属离子污染多晶硅层210(表示于图2B)。
接着，如图2B所示，进行去氢处理，并对非晶硅层210a进行激光退火处理，其例如是激态分子激光退火制造工艺，以使非晶硅层210a再结晶成为多晶硅层210。
然后，如图2C所示，于多晶硅层210上形成栅绝缘层220，其中形成栅绝缘层220的方法例如是化学气相沉积(ChemicalVapor Deposition，CVD)，而栅绝缘层220之材质例如是氮化硅(SiN)或氧化硅(SiO)等。
之后，如图2D所示，进行溅镀制造工艺，以于栅绝缘层220上形成栅缓冲材料层222a。其中，溅镀时所使用之靶材例如是铬(Cr)、铝(Al)、铜(Cu)、钼(Mo)等低阻抗之金属，而形成栅缓冲材料层222a的方法例如是在溅镀的同时通入反应气体，其例如可以是含氧、含氮、含碳或含掺杂物之气体等，以与金属反应，而形成金属氧化物、金属氮化物、金属碳化物或其它蚀刻特性与后续形成之栅极材料层230a(表示于图2E)具有差异之材料层。
接着，如图2E所示，继续进行溅镀制造工艺，以形成栅极材料层230a，其中在形成栅极材料层230a时不再通入反应气体，以沉积单纯之金属材质。其中，由于栅极材料层230a与栅缓冲材料层222a之组成不同，因此其蚀刻特性也有所差异。
然后，如图2F所示，于栅极材料层230a上形成图案化光阻层260，其中形成图案化光阻层260的方法包括进行光阻涂布以及曝光、显影等黄光制造工艺。
之后，如图2G所示，通过图案化光阻层260为蚀刻罩幕来进行蚀刻制造工艺，以使栅极材料层230a与栅缓冲材料层222a分别形成栅极230与缓冲层222。其中，蚀刻制造工艺所使用之蚀刻液选用对栅极材料层230a具有较快之蚀刻速度，而对栅缓冲材料层222a具有相对较慢之蚀刻速度者。如此一来，在蚀刻的过程中，没有被图案化光阻层260所覆盖之栅极材料层230a与栅缓冲材料层222a将被移除，且由于蚀刻液对于栅极材料层230a具有较快之蚀刻速度，因此图案化光阻层260下方之栅极材料层230a将会如图中所示出现侧蚀(over etching)的现象，因而暴露出外围之部分缓冲层222。
然后，如图2H所示，移除图案化光阻层260，并进行全面性之离子掺杂制造工艺，其中掺杂型态例如是P型掺杂或N型掺杂，而通过栅极230可在其下方之多晶硅层210内定义出通道区216。此外，由于栅极230所暴露之部分的缓冲层222对离子具有遮蔽性，因此对应于被暴露之之缓冲层222下方的多晶硅层210中会形成掺杂浓度较低之轻掺杂漏极区218，而轻掺杂漏极区218两侧之不受缓冲层222遮蔽的多晶硅层210内，分别形成掺杂浓度较高之源极区212与漏极区214。
之后，如图2I所示，于栅绝缘层220上形成介电层240，并于介电层240与栅绝缘层220中形成多个源极接触窗开口212a与漏极接触窗开口214a以暴露出源极区212与漏极区214。之后，再形成多个源极导电层252与漏极导电层254于介电层240上，且源极导电层252与漏极导电层254分别通过源极接触窗开口212a与漏极接触窗开口214a而与源极区212与漏极区214电气连接。
基于上述，本发明之薄膜晶体管的栅极下方配置有缓冲层，以作为掺杂时之屏蔽，而形成掺杂浓度较低之轻掺杂漏极区。其中，形成此缓冲层的方法例如是如上述实施例所述，于溅镀时通入反应气体，以通过蚀刻上的差异性使得栅极因为侧蚀而暴露出部分之缓冲层。当然，在不脱离本发明的思想范围内，发明所属技术领域的普通专业人员更可通过其它的制造方式，例如以不同的制造工艺步骤分别制造栅极与缓冲层等。
值得一提的是，在本发明之另一较佳实施例中，更可对通入之反应气体的量进行改变，以形成含氧、氮、碳或掺杂物之量随沉积之高度改变的缓冲层。
请参考图3，其表示本发明之另一实施例之薄膜晶体管的剖面示意图。其中，在形成栅缓冲材料层(未表示)时，例如是分两阶段通入不同量之氧气，以得到下层之含氧量较高的第一缓冲层224，以及上层之含氧量较低的第二缓冲层226。并且，通过第一缓冲层224与第二缓冲层226之不同的蚀刻特性，使得第二缓冲层226在蚀刻后暴露出部分之第一缓冲层224，而栅极230则暴露出部分之第二缓冲层226，以形成阶梯状结构。如此一来，在进行掺杂制造工艺后，将因为第一缓冲层224与第二缓冲层226所造成之不同的离子遮蔽性，而形成具有两种不同掺杂浓度的轻掺杂漏极区218。
除了上述实施例之外，本发明所通入之反应气体的量亦可随反应时间而呈线性变化。请参考图4，其表示本发明之又一实施例之薄膜晶体管的剖面示意图。如图4所示，缓冲层222呈岛状结构，其例如是在溅镀时通入之反应气体(例如氧气)的量随时间递减，而形成含氧量随沉积高度递减之金属氧化层。通过此岛状之缓冲层222，将可在掺杂后形成渐层式(掺杂浓度沿一方向变化)之轻掺杂漏极区218。
换言之，本发明可通过对反应气体之量的改变来形成具有不同之蚀刻特性的缓冲层，以在蚀刻后得到具有厚度变化的缓冲层，进而形成渐层式之轻掺杂漏极区。值得注意的是，上述实施例所表示之缓冲层仅为举例之用，在本发明之其它实施例中，更可视欲形成之轻掺杂漏极区的性质而对应提供具有不同结构之缓冲层，其中只需如上述实施例所述通过反应气体之量的变化与气体种类的搭配便可轻易达成，详细制造工艺在此不再冗述。
综上所述，本发明通过具离子遮蔽性的缓冲层来形成所需要的轻掺杂漏极区，其中仅需一道光罩制造工艺便可同时定义出缓冲层与栅极，因此与公知技术相比可节省一道以上之光罩，且可避免公知光罩图形无法对准之问题。此外，轻掺杂漏极区与源极区/漏极区可通过同一道掺杂制造工艺所形成，且不需增加额外之制造工艺便可形成具有掺杂浓度变化之轻掺杂漏极区。因此，通过本发明之薄膜晶体管及其轻掺杂漏极区的制造方法不仅可大幅节省制造成本，更可简化制造工艺步骤，进而提高生产效率。
虽然本发明已以较佳实施例公开如上，然其并非用以限定本发明，任何发明所属技术领域的普通专业人员，在不脱离本发明之思想和范围内，当可作些许之更动与改进，因此本发明之保护范围当视权利要求书所界定者为准。
图1为公知之一种薄膜晶体管的剖面示意图。
图2A～2I依序为本发明之一种薄膜晶体管的制造流程示意图。
图3为本发明之另一实施例之薄膜晶体管的剖面示意图。
图4为本发明之又一实施例之薄膜晶体管的剖面示意图。
主要元件符号说明100基板102缓冲层110多晶硅层112源极区112a接触窗开口114漏极区114a接触窗开口116通道区118轻掺杂漏极区120栅绝缘层
130栅极140介电层152源极导电层154漏极导电层200基板202缓冲层210多晶硅层210a非晶硅层212源极区212a源极接触窗开口214漏极区214a漏极接触窗开口216通道区218轻掺杂漏极区220栅绝缘层222缓冲层
222a栅缓冲材料层224第一缓冲层226第二缓冲层230栅极230a栅极材料层240介电层252源极导电层254漏极导电层260图案化光阻层
权利要求
1.一种薄膜晶体管，包括基板；多晶硅层，配置在该基板上，且该多晶硅层中具有信道区、位于该信道区两侧的轻掺杂漏极区以及位于该轻掺杂漏极区外侧的源极区/漏极区；栅绝缘层，配置在该基板上，并覆盖该多晶硅层；缓冲层，配置在对应于该信道区以及该轻掺杂漏极区上方之该栅绝缘层上；栅极，配置在对应于该信道区上方之该缓冲层上；介电层，配置在该栅绝缘层上，并覆盖该栅极；源极导电层，位于该介电层之表面以及该介电层以及该栅绝缘层中，其中该源极导电层与该源极区电气连接；以及漏极导电层，位于该介电层之表面以及该介电层以及该栅绝缘层中，其中该漏极导电层与该漏极区电气连接。
2.根据权利要求1所述之薄膜晶体管，其特征是该栅极之材质包括金属。
3.根据权利要求2所述之薄膜晶体管，其特征是该缓冲层之材质包括金属化合物。
4.根据权利要求3所述之薄膜晶体管，其特征是该缓冲层之材质选自金属氧化物、金属氮化物以及金属碳化物所组成之族群其中之一。
5.根据权利要求3所述之薄膜晶体管，其特征是该缓冲层越接近该栅绝缘层的位置，其金属含量越低。
6.根据权利要求1所述之薄膜晶体管，其特征是该缓冲层之材质包括掺杂物。
7.根据权利要求6所述之薄膜晶体管，其特征是该缓冲层越接近该栅绝缘层的位置，其含掺杂物之量越高。
8.根据权利要求1所述之薄膜晶体管，其特征是该轻掺杂漏极区越接近该源极区/漏极区的位置，其掺杂浓度越高。
9.根据权利要求1所述之薄膜晶体管，其特征是该缓冲层呈阶梯状结构。
10.根据权利要求1所述之薄膜晶体管，其特征是该缓冲层呈岛状结构。
11.根据权利要求1所述之薄膜晶体管，其特征是更包括缓冲层，且该缓冲层配置于该基板与该多晶硅层之间。
12.一种轻掺杂漏极区的制造方法，其特征是包括于基板上形成多晶硅层；于该多晶硅层上形成栅绝缘层；于该栅绝缘层上形成缓冲层与栅极，其中该栅极位于该缓冲层上，并暴露出部分之该缓冲层；以及进行掺杂制造工艺，以于该多晶硅层中形成轻掺杂漏极区，其中该轻掺杂漏极区对应位于该栅极所暴露之部分该缓冲层的下方。
13.根据权利要求12所述之轻掺杂漏极区的制造方法，其特征是形成该缓冲层与该栅极的方法包括于该栅绝缘层上形成栅缓冲材料层与栅极材料层；以及通过蚀刻液来蚀刻该栅缓冲材料层与该栅极材料层，以同时形成该缓冲层与该栅极，其中该蚀刻液对于该栅极材料层之蚀刻速度大于该蚀刻液对于该栅缓冲材料层之蚀刻速度。
14.根据权利要求13所述之轻掺杂漏极区的制造方法，其特征是形成该栅缓冲材料层与该栅极材料层的方法包括溅镀，且在形成该栅缓冲材料层的过程中更包括通入反应气体。
15.根据权利要求14所述之轻掺杂漏极区的制造方法，其特征是该反应气体包括含氧气体、含氮气体与含碳气体其中之一。
16.根据权利要求14所述之轻掺杂漏极区的制造方法，其特征是该反应气体具有掺杂物。
17.根据权利要求14项所述之轻掺杂漏极区的制造方法，其特征是所通入之该反应气体的量随着时间逐渐减少。
18.根据权利要求12所述之轻掺杂漏极区的制造方法，其特征是在形成该多晶硅层之前，更包括于该基板上形成缓冲层。
全文摘要
一种薄膜晶体管之轻掺杂漏极区的制造方法。首先，于基板上形成多晶硅层。接着，于多晶硅层上形成栅绝缘层。然后，于栅绝缘层上形成缓冲层与栅极，其中栅极位于缓冲层上，并暴露出部分之缓冲层。之后，进行掺杂制造工艺，以于多晶硅层中形成轻掺杂漏极区，其中轻掺杂漏极区对应位于栅极所暴露之部分缓冲层的下方。此薄膜晶体管及其轻掺杂漏极区的制造方法可节省制造成本，并可提高生产效率。
文档编号H01L21/02GK1758446SQ20041008060
公开日2006年4月12日 申请日期2004年10月8日 优先权日2004年10月8日
发明者张锡明 申请人:中华映管股份有限公司