专利名称：具有自旋相关转移特性的场效应晶体管及使用了它的非易失性存储器的制作方法
技术领域：
本发明涉及一种新的晶体管，更详细地说，涉及一种具有自旋相关转移特性的场效应晶体管及使用了它的非易失性存储器。
背景技术：
近年来高度信息化社会的发展令人注目，特别是在最近，以“便携式”装置作为媒介正急剧地在民间扩展。虽然正在认识到“便携式装置”这种大的需求能够成为今后半导体工业的需要，但与此相对应，除了半导体集成电路的高速化、低功耗化、大容量化之类如现有那样的高性能化以外，还产生了根据信息的非易失性这种新的要求的必要性。针对这种要求，作为非易失高密度记录，正集中注意一种融合了优越的强磁性体存储技术和半导体集成电子学技术的新的存储器件。这种器件被称为磁随机存取存储器(magnetoresistive random access memory；以下称为“MRAM”)，将具有用强磁性电极夹持薄的绝缘性的隧道势垒的结构的强磁性隧道结(magnetic tunnel junction；以下称为“MTJ”)用作这种存储元件(例如，参照K.Inomata，“磁RAM技术的现在和未来”，IEICETrans.Electron.Vol.E84-C，pp740-746，2001.)。
在MTJ中隧道电阻随强磁性电极间的相对的磁化方向而异。将其称为隧道磁阻(tunneling magnetoresistance；以下称为“TMR”)效应。如果使用TMR，则用电学方式检测出强磁性体的磁化状态成为可能。从而，因MTJ的存在而将强磁性体的信息的非易失存储技术理想地纳入半导体集成电子学成为可能。
以下，参照图10说明现有技术的一例。如图10所示，在MRAM的存储单元100中，主要采用由1个MTJ101和1个金属-氧化物-半导体场效应晶体管(以下称为“MOSFET”)103构成1位存储单元的方法。MTJ101是由第1强磁性电极105、第2强磁性电极107和用设置于两者之间绝缘体形成的隧道势垒(绝缘体)108构成的隧道结。
将MOSFET的源(S)接地(GND)，用栓PL等将漏(D)与MTJ101的一个强磁性电极107连接。MTJ101的另一强磁性电极105与位线BL连接，改写用字线111在MTJ101的正上方或正下方与MTJ101及其它布线交叉和在用绝缘膜115进行了电绝缘的状态下与位线BL交叉地配置。读出用字线WL与MOSFET103的栅电极G连接。
在强磁性体中，由于能够非易失地保持磁化的方向，故在MTJ中通过将强磁性电极间的相对的磁化状态进行平行磁化或逆平行磁化，可非易失地存储2值的信息。另外，在MTJ中，在2个强磁性电极间的相对的磁化状态下，隧道电阻因TMR效应而异。因而，如果采用与平行磁化、逆平行磁化的磁化状态对应的隧道电阻，则可用电学方式检测MTJ内的磁化状态。
信息的改写通过改变MTJ101中的2个强磁性电极105、107的保持力，或固定一个强磁性电极的磁化方向，而使保持力小的强磁性电极或磁化方向不固定的强磁性电极进行磁化反转来进行。以下，将进行磁化反转的强磁性电极称为自由层，将不进行磁化反转的强磁性电极称为钉住层。具体地说，电流分别流过在选择单元上交叉的位线BL和改写用字线111，使被由各电流感生的磁场的合成磁场选择了的存储单元100内的MTJ101的磁化状态变为平行磁化或逆平行磁化。此时，像具有与所选择的单元相同的位线BL或改写用字线111的非选择单元不进行磁化反转那样，预先设定流过各自的布线的电流值，使得采用仅仅来自一方布线的磁场不至使非选择单元的MTJ101进行磁化反转。信息的读出是通过对与选择单元连接的读出用的字线WL施加电压使MOSFET103导通之后经位线BL使读出用的驱动电流流到MTJ101而进行的。在MTJ101中，由于隧道电阻随由TMR效应造成的平行磁化或逆平行磁化的磁化状态而异，故如果检测出读出用的驱动电流造成的MTJ101中的电压降(以下，称为“输出电压”)，则可判定磁化状态(参照K.Inomata，“磁RAM技术的现在和未来”，IEICE Trans.Electron.Vol.E84-C，pp740-746，2001.)。
发明内容
在MTJ中，与隔着隧道势垒而对置的强磁性电极的磁化状态是平行磁化或逆平行磁化对应地，取2值的电阻值。为了用驱动电流以高灵敏度检测出是否存储该2值的信息的任一信息，有必要调节MTJ本身的阻抗(结电阻)，使输出电压的大小最优。
进而，为了准确地读出信息的存储内容，必须增大在平行磁化与逆平行磁化这2个磁化状态间的输出信号之比。为此，必须增大称之为TMR比的在MTJ具有平行磁化时与具有逆平行磁化时的各自的TMR的变化率。TMR比依赖于强磁性电极的自旋极化率P，但为了将TMR比取得较大，必须将P值大的强磁性体用于强磁性电极。
另外，MTJ中的TMR比强烈依赖于施加在MTJ上的偏置电压，与偏置电压一起急剧减少。为了以高灵敏度或高速进行信息的读出而使大的驱动电流流过MTJ时，MTJ中的电压降增大，TMR比减少。因此，即使在MTJ中产生大的电压降，也必须有能承受TMR比的偏压，使得TMR比不至减少。
MRAM由于结构简单并且MTJ能微细化至纳米尺度的大小，是适合于高密度集成化的存储器。如欲实现数千兆位以上的高集成度，则预计MOSFET的沟道长度达0.1um量级以下，但即使欲针对如此微细的晶体管将微细的MTJ集成化，也因触点、多层布线占据单元面积，使得以超高密度将两者集成变得困难。从而，希望具有更简单的结构的存储单元。
本发明的目的在于，提供一种将强磁性体形成的肖特基结用于源和漏的金属-绝缘体-半导体场效应晶体管(MISFET)。此外，本发明的目的还在于，通过用单个该晶体管构成1位存储单元来提供一种大容量、非易失性存储器件。
图1是表示本发明的第1实施方式的MISFET的概略构成的剖面图。
图2(A)是将强磁性金属用于强磁性源和强磁性漏的图1的结构中的积累n沟道型MISFET的强磁性源/半导体层/强磁性漏的能带图。图2(B)是反型n沟道型MISFET中的强磁性源/半导体层/强磁性漏的能带图。
图3是表示本发明的第2实施方式的MISFET的结构的图，图3(A)是将半金属用于强磁性源和强磁性漏的图1的结构中的积累n沟道型MISFET的强磁性源/半导体层/强磁性漏的能带图。图3(B)是反型n沟道MISFET中的强磁性源/半导体层/强磁性漏的能带图。
图4是表示具有图2(A)的能带结构的MISFET的工作原理的图，图4(A)是平衡状态中的能带图，图4(B)是在强磁性源和强磁性漏为平行磁化的情况下施加了VDS时的能带图，图4(C)是从图4(B)的状态进而施加了VGS时的能带图，图4(D)是在与图4(C)相同的偏置下在强磁性源和强磁性漏为逆平行磁化的情况下的能带图。
图5是表示具有图2(B)的能带结构的MISFET的工作原理的图，图5(A)是平衡状态中的能带图，图5(B)是在强磁性源和强磁性漏为平行磁化的情况下施加了VDS时的能带图，图5(C)是从图5(B)的状态进而施加了VGS时的能带图，图5(D)是在与图5(C)相同的偏置下在强磁性源和强磁性漏为逆平行磁化的情况下的能带图。
图6是表示具有图3(A)的能带结构的MISFET的工作原理的图，图6(A)是平衡状态中的能带图，图6(B)是在强磁性源和强磁性漏为平行磁化的情况下施加了VDS时的能带图，图6(C)是从图6(B)的状态进而施加了VGS时的能带图，图6(D)是在与图6(C)相同的偏置下在强磁性源和强磁性漏为逆平行磁化的情况下的能带图。
图7是表示具有图3(B)的能带结构的MISFET的工作原理的图，图7(A)是平衡状态中的能带图，图7(B)是在强磁性源和强磁性漏为平行磁化的情况下施加了VDS时的能带图，图7(C)是从图7(B)的状态进而施加了VGS时的能带图，图7(D)是在与图7(C)相同的偏置下在强磁性源和强磁性漏为逆平行磁化的情况下的能带图。
图8是本实施方式的MISFET的源接地时的漏电流-电压特性的概念图。
图9(a)是表示采用了本实施方式的MISFET的存储电路的一个构成例的图。图9(b)是在图9(a)所示的存储电路的位线端有输出端子VO，并从该输出端子VO分支、经负载RL与电源电压VDD连接的存储电路。图9(c)是表示图9(b)所示的存储单元的静态特性和工作点的图。
图10是表示使用一般的MRAM的存储单元的结构的剖面图。
图11是表示本发明的各实施方式的存储单元结构的一例，是表示共有强磁性源的构成例的图。
图12是表示本发明的第3实施方式的MISFET的结构例的能带图。
图13是表示本发明的第4和第5实施方式的MISFET的结构例的能带图，图13(A)是表示将n型强磁性半导体用于源/漏，在源/漏之间使用了本征半导体的MISFET的结构例，图13(B)是表示将n型强磁性半导体用于源/漏，在源/漏之间使用了p型半导体的MISFET的结构例的图。
具体实施例方式
本发明的金属-绝缘体-半导体场效应晶体管(以下，称为“MISFET”)存储作为由强磁性体构成的漏(以下，分别称为“强磁性源”、“强磁性漏”)相对于由强磁性体构成的源的相对的磁化方向的信息，读出利用依赖于该相对的磁化方向的转移特性并被存储了的信息。从而，如果采用本发明的MISFET，则由于可用单个晶体管构成1位非易失性存储单元，故能够实现高速、大容量的非易失性存储器。
首先，参照附图对本发明的第1实施方式的MISFET进行说明。
图1是表示本发明的第1实施方式的MISFET的剖面结构的图。如图1所示，本实施方式的MISFET具有与一般的MISFET(例如SiMISFET等)同样的栅电极7、栅绝缘膜11、由非磁性的半导体层1构成的MIS结构、在与非磁性的半导体层1之间形成肖特基结的由强磁性体构成的源(强磁性源)3和漏(强磁性漏)5。强磁性源和强磁性漏可以采用Fe、Ni、Co、坡莫合金、CoFe合金(Co1-xFex)、CoFeB合金(Co1-x-yFexBy)等强磁性金属及Co2MnSi等钴锰硅强磁性合金(Heusler合金)、CrO2、Fe3O4(磁铁矿)、闪锌矿型的CrAs、CrSb、MnAs等半金属。另外，也可采用具有强磁性金属性质的能带结构的强磁性半导体及具有成为半金属的能带结构的强磁性半导体。强磁性源3和强磁性漏5通过在非磁性的半导体层1上外延生长或淀积强磁性体形成。或者，也可用热扩散或离子注入等方法在非磁性的半导体层1中导入磁性原子形成。另外，在图中的强磁性源和强磁性漏上所示的箭头表示磁化方向。再有，作为栅绝缘膜，可采用SiO2、Al2O3或作为高介电常数材料的HfO2等。
在本实施方式的MISFET中，可将与非磁性的半导体层(或半导体衬底)1相同的传导类型的载流子作为传导载流子，或者，也可感生与非磁性的半导体层1相反的传导类型的载流子作为传导载流子。在此处，为了方便起见，将前者称为积累沟道型，将后者称为反型沟道型。在构成n沟道的MISFET时，对于积累沟道型，使用n型半导体，对于反型沟道型，使用p型半导体。同样，在构成p沟道的MISFET时，对于积累沟道型，使用p型半导体，对于反型沟道型，使用n型半导体。以后，将n沟道的积累沟道型称为积累n沟道型，将n沟道的反型沟道型称为反型n沟道型。对于p沟道，也与n沟道的情况同样地，称为积累p沟道型、反型p沟道型。
另外，与实际的沟道的有无无关地，将栅绝缘膜/半导体界面的正下方的半导体区称为沟道区。以下，对将强磁性金属用于强磁性源和强磁性漏的情况和使用半金属的情况的各自的积累n沟道型和反型n沟道型晶体管的能带结构进行说明。再有，以下虽然省略了详细的说明，但用同样的做法，可构成积累p沟道型和反型p沟道型的MISFET。在本发明中，虽然可构成增强型和耗尽型的MISFET，但在以下，仅叙述增强型。另外，原来“自旋”之类的术语是与自旋角动量相关联地使用的术语，但在以下，也采取将具有上自旋的电子单单称为上自旋等的方式在载流子的意义上使用该术语。
图2(A)和图2(B)是将强磁性金属用作强磁性体时的能带图，图3(A)和图3(B)是将半金属用作强磁性体时的能带图。
图2(A)是表示将强磁性金属用于强磁性源和强磁性漏时的积累n沟道型MISFET的沟道区附近的能带结构的图。强磁性源3和强磁性漏5系通过将非磁性的n型半导体层1与强磁性金属(3、5)进行肖特基结合而形成。图2(A)中的强磁性源3和漏5上所示的实线和n型半导体层1上所示的虚线表示费米能EF。EG表示半导体的带隙。
EC和EV分别表示半导体层1的导带底和价电子带顶。EF、EC、EV、EC在以下的图中也以同样的意义被使用。φn为强磁性金属与n型半导体的肖特基结的势垒高度。即，表示费米能EF与结界面处的n型半导体层1的导带底EC的能量差。另外，在强磁性源3和强磁性漏5的费米能上所示的箭头表示多数自旋的方向，如为上向，表示上自旋，如为下向，表示下自旋。另外，少数自旋的显示予以省略。以下，在使用强磁性金属时，用同样的做法在能带图上显示多数自旋的方向。
图2(B)是表示将强磁性金属用于强磁性源和强磁性漏时的反型n沟道型MISFET的沟道区附近的能带结构的图。由强磁性金属构成的强磁性源3和强磁性漏5与p型半导体层1形成肖特基结。φp为强磁性金属与p型半导体层1的肖特基结的势垒高度，是费米能EF与结界面处的p型半导体层的价电子带顶EV的能量差。φn为费米能EF与结界面处的p型半导体层的导带底EC的能量差。
接着，参照附图对本发明的第2实施方式的MISFET进行说明。
图3(A)是本实施方式的MISFET，是表示将半金属用于强磁性源和强磁性漏的情况中的积累n沟道型MISFET的沟道区附近的能带结构的图。半金属对一方的自旋取金属性质的能带结构(以下，称为“金属性质的自旋带”)，而对另一方的自旋却具有成为半导体(绝缘体)性质的能带结构(以下，称为“半导体性质的自旋带”)。即，在半金属中，对一方的自旋具有直至半途均被占有的能带，对另一方的自旋则借助于带隙将完全填满的能带(价电子带)与空的能带(导带)分开。从而，费米能EF横截一方的自旋的金属性质的自旋带，而对另一方的自旋则横截带隙中间，载流子的传导变得仅承担属于金属性质的自旋带的一方的自旋。
在图3(A)中，在强磁性源3a和强磁性漏5a的中央所示的实线是半金属中的费米能EF。即，EF成为金属性质的自旋带的费米面。另外，在EF的上下所示的实线ECHM、EVHM分别表示半导体性质的自旋带中的导带底和价电子带顶。EGHM表示半金属(3a·5a)的半导体性质的自旋带的带隙。在采用半金属(3a·5a)形成积累n沟道型MISFET的情况下，必须使半金属(3a·5a)中的金属性质的自旋带与n型半导体层1形成势垒高度为φn的肖特基结。另外，对于该结，具有其半金属(3a·5a)中的半导体性质的自旋带中的导带底比n型半导体层1的导带底高的能量，在界面处，理想情况是形成能量不连续ΔEC。
能量不连续ΔEC是半金属(3a·5a)中的半导体性质的自旋带的价电子带顶的能量与结界面处的n型半导体层1中的价电子带顶的能量的能量差。以下，同样地在将半金属用于强磁性源3a和强磁性漏5a的情况下，将半导体性质的自旋带中的导带和价电子带的半导体层1的结界面处的能量不连续量分别定为ΔEC和ΔEV。
另外，在图中，也示出与由半金属构成的强磁性源3a和强磁性漏5a结合的非磁性接触3b·5b的费米能。从而，图1的强磁性源3在采用了半金属的情况下由强磁性源3a和非磁性接触3b构成。关于强磁性漏也一样。另外，以下在未指定强磁性金属或半金属而记述为强磁性源3或强磁性漏5的情况下，假定包含强磁性源3a和强磁性漏5a。φn’是该非磁性接触3b·5b的费米能EF与半金属(3a·5a)中的半导体性质的自旋带中的导带ECHM的能量差。
在图3(B)中，示出了在将半金属用于强磁性源和强磁性漏的情况下的反型n沟道MISFET的沟道区附近的能带结构。
必须通过使p型半导体层1与半金属的金属性质的自旋带进行肖特基结合来形成强磁性源3a和强磁性漏5a。φp为半金属(3a·5a)中的金属性质的自旋带与p型半导体层1的肖特基结的势垒高度。φn表示半金属(3a·5a)中的费米能EF与结界面处的p型半导体层1的导带底EC的能量差。另外，半金属(3a·Sa)的半导体性质的自旋带中的导带底比p型半导体层1的导带底的能量高，在界面处，理想情况是生成ΔEC的能量不连续。
φn’和φp’分别是费米能与半金属(3a·5a)中的半导体性质的自旋带的导带底ECHM和价电子带顶EVHM之差。
以下，参照附图对上述本实施方式的各MISFET的工作原理进行说明。在本实施方式的MISFET中，强磁性源具有作为将自旋注入到沟道中的自旋注入子的功能，另外，强磁性漏具有作为检测出被注入到沟道中的传导载流子的自旋的方向作为电信号的自旋分析子的功能。在本实施方式的MISFET中，如上所述，也可将强磁性金属用于强磁性源和强磁性漏，或者也可将半金属用于强磁性源和强磁性漏。此外，也可以源和漏的一方是强磁性金属，另一方是半金属。
以下，将强磁性漏对强磁性源的相对的磁化方向为同方向的情形定为平行磁化，将它们相对的磁化方向为互相反方向的情形定为逆平行磁化。另外，假定MISFET的沟道长度与自旋的弛豫距离相比充分地短，另外，可忽略栅电压的Rashba效应。
参照图4(A)至图4(D)来说明将强磁性金属用于强磁性源和强磁性漏的积累n沟道型MISFET的工作原理。图4(A)是平衡状态中的能带图，是与图2(A)对应的图。
从图4(A)的平衡状态起，如果在强磁性源3与栅电极7之间施加偏压VGS并使VGS＝0，在强磁性源3与强磁性漏5之间施加偏压VDS，则在强磁性源3的肖特基结与强磁性漏5的肖特基结处将VDS分压，得到图4(B)所示的电势。强磁性漏5的肖特基结被正向偏置，从沟道中央部的导带底看到的漏侧肖特基结的势垒高度减少(或消失)，而强磁性源3的肖特基结被反向偏置，从沟道中央部的导带底看到的在源侧肖特基结处，势垒高度增加。此时，施加VDS，使强磁性源3的费米能EF横截源侧肖特基势垒的能带端，VDS是隧道效应电流几乎不产生那种程度的大小的偏压。即，从源侧肖特基结界面至强磁性源3的费米能与该肖特基势垒的能带端交叉处的距离d充分地厚，厚至从强磁性源3至沟道不产生载流子的隧道效应那种程度。由于源侧的肖特基结被反向偏置，故产生了通过热运动从强磁性源3越过高度为φn的势垒的载流子所造成的肖特基结的反向饱和电流程度的电流，而通过适当地选定φn，可充分地抑制以减少该电流成分。从而，在VGS＝0时，MISFET成为截止状态。
接着，如果对栅电极7(图1)施加偏压VGS(＞0)，则利用从栅电极7指向强磁性源3的电力线来增强源侧肖特基势垒附近的电场，如图4(C)所示，肖特基势垒的势垒宽度减少(图中的d’)。从而，强磁性源3的传导电子因隧道效应透过该势垒，注入到栅绝缘膜11正下方的沟道区。此时，从强磁性源3注入多数自旋和少数自旋，而由于多数自旋的载流子密度比少数自旋的载流子密度大，故注入电子发生自旋极化。注入电子的自旋极化率依赖于强磁性源3的费米能附近的自旋极化率，该自旋极化率越大，注入电子的自旋极化率也越大。
以下，将自旋极化后电子称为自旋极化电子。自旋极化电子的多数自旋和少数自旋分别与强磁性源3的多数自旋和少数自旋平行。注入至沟道中的自旋极化电子一边在VGS的作用下被吸引到栅绝缘膜/半导体界面，一边在VDS的作用下被输送到强磁性漏5的肖特基势垒界面。在强磁性源3与强磁性漏5具有平行磁化的情况下，自旋极化电子的多数自旋和少数自旋分别与强磁性漏5的多数自旋和少数自旋平行。从而，注入至强磁性漏5中的自旋极化电子几乎不受自旋相关散射的影响而形成在强磁性漏5中传导、流入强磁性漏5的电流(以下，称该电流为“漏电流”)。特别是，在强磁性源3与强磁性漏5具有平行磁化的情况下，将生成某种确定的漏电流的VGS定为阈值VT。
另一方面，在强磁性源3与强磁性漏5具有逆平行磁化的情况下，在被注入到沟道中的自旋极化电子之中，多数自旋与强磁性漏5的多数自旋逆平行(图4(D))。因而，沟道的自旋极化电子在强磁性漏5中产生自旋相关散射造成的电阻。从而，MISFET即使处于同一偏置下，在逆平行磁化的情况下，与因该自旋相关散射而造成平行磁化的情况相比，漏电流也减少。即，与在强磁性源3与强磁性漏5之间的相对的磁化状态具有平行磁化的情况下的转移电导(互导)相比，具有逆平行磁化的情况下的转移电导减少。另外，如果沟道长度在载流子的对能量弛豫的平均自由程以下，则由于载流子冲击式地在沟道内传导，故可期待与隧道磁阻效应类似的磁阻效应。此时，平行磁化和逆平行磁化中的转移电导的变化更大。
图5(A)至图5(D)是表示将强磁性金属用于源3和漏5的反型n沟道型MISFET的工作原理的图。从平衡状态(图5(A))起，如果在VGS＝0的状态下施加VDS(＞0)，则如图5(B)所示，强磁性源3被正向偏置，强磁性漏5被反向偏置。由于沟道区是p型，故如果从强磁性漏5注入空穴，则产生电流，而几乎不由强磁性漏5的被反向偏置的肖特基结注入空穴。产生了通过热运动越过φp的空穴所造成的肖特基结的反向饱和电流程度的小的电流，而只要适当地选择φp，即可充分地减小该电流。从而，在VGS＝0时，MISFET成为截止状态。
如果对栅电极7(图1)施加由器件结构决定的某一阈值VT以上的VGS(＞VT)，则在栅绝缘膜/半导体界面处感生电子，形成反型层(从而，对反型沟道型和积累沟道型而言，阈值VT的定义不同，而为了方便起见，在任何情况下，均将阈值记作VT)。此时，在沟道区中的强磁性源3和强磁性漏5的各自的结界面处，对反型层的电子，形成了势垒高度为φn的势垒，而在VDS的作用下强磁性漏5的结和强磁性源3的结被偏置成图5(C)那样。
如上所述，如果选择充分大的φp，则φn(＝EG-φp)较小，从强磁性源3因热发射而将自旋极化电子注入到沟道中。另外，在φn没有小到从强磁性源3热发射出载流子的情况下，与积累沟道型同样地也能够隧穿强磁性源3侧的肖特基势垒，将自旋极化电子从强磁性源3注入到沟道中。
被注入至沟道中的自旋极化电子在VDS的作用下被输送到强磁性漏5侧的肖特基势垒界面。在强磁性源3与强磁性漏5具有平行磁化的情况下，自旋极化电子的多数自旋和少数自旋分别与强磁性漏5的多数自旋和少数自旋平行。从而，在平行磁化的情况下，与积累沟道型的情况同样地，注入至强磁性漏5中的自旋极化电子几乎不受自旋相关散射的影响而在强磁性漏5中传导，形成漏电流。
另一方面，如图5(D)所示，在强磁性源3与强磁性漏5具有逆平行磁化的情况下，被注入到沟道中的自旋极化电子的多数自旋与强磁性漏5的多数自旋逆平行。从而，自旋极化电子在强磁性漏5中产生因自旋相关散射而造成的电阻。因而，即使是反型沟道型，MISFET的转移电导也随强磁性源3与强磁性漏5之间的相对的磁化状态而变化。即，即使在同一偏置下，在强磁性源3与强磁性漏5具有逆平行磁化的情况下，与平行磁化的情况相比，漏电流也减小。另外，与积累沟道型的情况同样地，如果沟道长度在载流子的对能量弛豫的平均自由程以下，则由于可期待与隧道磁阻效应类似的磁阻效应，故平行磁化和逆平行磁化中的转移电导的变化更大。
接着，说明将半金属用作强磁性体的情况。参照图6(A)至图6(D)，说明将半金属用于强磁性源和强磁性漏的情况的积累n沟道型MISFET的工作原理。图6(A)是平衡状态中的能带图，是与图3(A)对应的图。
图6(B)是在VGS＝0的状态下施加了VDS(＞0)的情况下的电势形状的图。以下，如图6(B)所示，将属于强磁性源3a的金属性质的自旋带的自旋定为上自旋，将属于半导体性质的自旋带的自旋定为下自旋。对属于金属性质的自旋带的上自旋，在与半导体层1的结界面处，由于形成势垒高度为φn的肖特基结，则VDS被源侧肖特基结与漏侧肖特基结分压。从而，强磁性漏5a的肖特基结被正向偏置，强磁性源3a的肖特基结被反向偏置。此时，施加VDS，使强磁性源3a的费米能EF横截源侧肖特基势垒的能带端，而肖特基结的势垒宽度d增厚至上自旋不从强磁性源3a的金属性质的自旋带隧穿那种程度。即，在VGS＝0的状态下，强磁性源3a的金属性质的自旋带的上自旋向沟道区的隧道注入受到抑制。另外，作为因通过热运动越过肖特基结的势垒高度φn而产生的肖特基结的反向饱和电流，上自旋可注入沟道区，而通过适当地选择φn的值，可充分地减少该电流值。
另一方面，借助于具有下自旋的强磁性源3a的半导体性质的自旋带的带隙，在强磁性源3a的半导体性质的自旋带与非磁性接触3b之间形成势垒高度为φn’的能量壁垒。由于在强磁性源3a的半导体性质的自旋带中不存在传导载流子，故为了将下自旋注入到半导体层1中，下自旋必须从非磁性接触3b隧穿强磁性源3a的半导体性质的自旋带，或者通过热运动越过势垒。如果充分地增厚强磁性源3a的膜厚，并且按充分的高度选择从非磁性金属电极3b看到的能量壁垒的势垒高度φn’，则下自旋注入到沟道区中的几率可做到极低，不产生载流子的注入。从而，在VGS＝0的状态下，几乎不产生因上自旋和下自旋引起的电流，MISFET成为截止状态。
接着，如图6(C)所示，如果对栅电极7(图1)施加偏压VGS(＞0)，则由于有从栅电极7(图1)朝向强磁性源3a的电力线，源侧肖特基势垒附近的电场得到增强，减少了对强磁性源中的金属性质的自旋带的肖特基势垒的势垒宽度(参照图6(C)中的d’)。从而，上自旋从强磁性源3a的金属性质的自旋带隧穿该肖特基势垒，注入到栅绝缘膜正下方的半导体层1的沟道区。此时，对于下自旋，由于有强磁性源3a的半导体性质的自旋带造成的势垒高度为φn’的能量壁垒，下自旋几乎不从非磁性接触3b注入。从而，由半金属形成的强磁性源3a仅仅有选择地注入上自旋。
被注入至沟道中的上自旋在VDS的作用下被输送到强磁性漏5a侧的肖特基势垒界面。在强磁性源3a与强磁性漏5a具有平行磁化的情况下，所注入的上自旋与强磁性漏5a的金属性质的自旋带的自旋平行。从而，被注入至强磁性漏5a中的上自旋几乎不受自旋相关散射的影响而在强磁性漏5a中传导，形成漏电流。特别是，在强磁性源3a与强磁性漏5a具有平行磁化的情况下将产生所确定的某一漏电流的VGS定义为VT。
另一方面，如图6(D)所示，在强磁性源3a与强磁性漏5a具有逆平行磁化的情况下，被注入到沟道中的上自旋与强磁性漏5a的金属性质的自旋带的自旋逆平行，与半导体性质的自旋带的自旋平行。从而，被注入到沟道中的上自旋将强磁性漏5a感觉为壁垒高度为ΔEC的能量壁垒。该沟道的上自旋既不能隧穿，又不能通过热运动越过该势垒，如果选择强磁性漏5a的膜厚和ΔEC，则从非磁性源电极3b注入的上自旋几乎不能在强磁性漏5a中传导。因而，几乎不产生漏电流。从而，强磁性漏5a中的半金属仅仅使与金属性质的自旋带的自旋平行的自旋通过，不使逆平行的自旋通过。
可从由半金属构成的强磁性源3a将自旋极化率极高的自旋极化电子注入到沟道中，另外，由于由半金属形成的强磁性漏5a的自旋选择率极大，故在强磁性源3a与强磁性漏5a之间的相对的磁化状态为逆平行磁化的情况下，与平行磁化的情况相比，漏电流变得非常小。从而，在使用半金属的情况下，与使用通常的强磁性金属的情况相比，可使在强磁性源3a与强磁性漏5a的相对的磁化状态为平行磁化的情况与逆平行磁化的情况的各自的漏电流之比变得极大。
接着，参照图7(A)至图7(D)，说明将半金属用于强磁性源和强磁性漏的反型n沟道型MISFET的工作原理。以下，将由半金属形成的属于强磁性源3a的金属性质的自旋带的自旋定为上自旋，将属于半导体性质的自旋带的自旋定为下自旋。
图7(A)是平衡状态中的能带图，与图3(B)相对应。在VGS＝0的状态下施加了VDS的情况下，由于半导体层1是p型半导体，故如果从漏侧注入空穴，则在MISFET中产生电流，但强磁性漏5a中的由半金属的金属性质的自旋带造成的肖特基结被反向偏置，空穴的注入受到抑制。但是，产生了肖特基结的反向饱和电流程度的电流，而通过适当地选定φp，可充分地减少该电流。
另外，由于有强磁性漏5a的由半导体性质的自旋带造成的能量壁垒φp’，从漏侧非磁性接触5b，也可抑制空穴的注入。从而，在图7(B)所示的情况下，MISFET成为截止状态。
如果对栅电极施加阈值VT以上的VGS，则在栅绝缘膜/半导体界面感生电子，形成反型层(从而，对反型沟道型和积累沟道型而言，VT的定义不同)。此时，如图7(C)所示，在反型层与强磁性源3a和强磁性漏5a的各自的结界面处，形成了半金属的金属性质的自旋带造成的势垒高度为φn的势垒。
通过VDS的施加，强磁性漏5a和强磁性源3a的结被偏置成图7(C)所示的那样。如果选择充分大的φp，则φn(＝EG-φp)减小，从强磁性源3a的金属性质的自旋带因热发射而将上自旋注入到沟道中。另外，在再也没有比从强磁性源3a将上自旋进行热电子注入更使φn减小的情况下，与积累沟道型同样地也能够通过隧道注入将上自旋从强磁性源3a的金属性质的自旋带注入到沟道中。另一方面，由于有强磁性源3a的半导体自旋带，下自旋几乎不被注入。
被注入到沟道中的上自旋在VDS的作用下被输送至漏侧的结界面。在强磁性源3a与强磁性漏5a具有平行磁化的情况下，被注入到沟道中的上自旋与强磁性漏5a中的金属性质的自旋带的自旋平行。从而，上自旋经强磁性漏5a的金属性质的自旋带传导，形成漏电流。
如图7(D)所示，在强磁性源3a与强磁性漏5a具有逆平行磁化的情况下，被注入到沟道中的上自旋与强磁性漏5a的金属性质的自旋带的自旋逆平行，与强磁性漏5a的半导体性质的自旋带的自旋平行。从而，被注入到沟道中的上自旋将强磁性漏5a感觉为壁垒高度为ΔEC的能量壁垒。沟道的上自旋既不能隧穿，又不能通过热运动越过壁垒高度为ΔEC的能量壁垒，如果选定强磁性漏5a的膜厚和ΔEC，则几乎不产生漏电流成分。
从而，由于强磁性漏5a中的半金属仅仅使与金属性质的自旋带的自旋平行的自旋通过，故转移电导可受在强磁性源3a与强磁性漏5a之间的相对的磁化状态控制。即，在强磁性源3a与强磁性漏5a具有逆平行磁化的情况下，与平行磁化的情况相比，漏电流减小。
在具有由上述的强磁性金属或半金属形成的强磁性源(3或3a)和强磁性漏(5或5a)的MISFET中，也可将半导体层1置换成未掺杂的半导体或本征半导体。此时，在所产生的强磁性金属与半导体的结处生成的势垒结构与肖特基势垒不同，而凭借该势垒结构，可期待同样的MISFET的工作。在该MISFET中，由于用本征半导体构成沟道区，故没有沟道区中的杂质散射的影响，对于传导载流子，可期待大的迁移率。特别是，在纳米尺度的短沟道的MISFET中，也可期待对高速化有效的载流子的冲击传导。另外，在该MISFET中，即使在以高密度将极微细化了的低阈值的MISFET集成化的情况下，也具有在本质上不发生阈值的分散性的优点。此外，由本征半导体构成的沟道也适合于SOI结构。从而，通过将本征半导体用于沟道区，可使本发明的MISFET及使用了它的非易失性存储器(后面将述及)的性能得到进一步提高。
接着，参照附图对本发明的第3实施方式的MISFET进行说明。在本实施方式的MISFET中，强磁性源和强磁性漏形成有所希望的势垒高度的薄的金属层与半导体层的肖特基结，在该金属层上形成强磁性金属或半金属。图12是示出本实施方式的MISFET的结构例的能带图。如图12所示，本实施方式的MISFET具有分别将强磁性金属23和25用于源和漏，在半导体层21与强磁性金属23和25的各自的界面上导入用于控制势垒高度的薄的金属层23a、25a的结构。首先形成得到所希望的势垒高度φn的金属23a、25a与半导体层21的肖特基结，再在该金属层23a、25a上分别形成强磁性金属层23、25。作为该金属层23a、25a的具体材料，在以Si作为半导体层21的情况下，考虑采用ErSix、PtSix等硅化物。
再有，即使采用将上述各强磁性金属层23、25置换成在第2实施方式中说明过的半金属的结构，即具有半金属的强磁性源和强磁性漏的MISFET，也可与图12的结构同样地控制肖特基势垒高度。关于该结构，也已纳入本发明的范畴。或者，也可在强磁性金属或半金属与半导体层的界面处，在与强磁性金属或半金属之间插入可得到所希望的肖特基势垒高度的其它半导体。或者，为了控制肖特基势垒高度，也可在强磁性金属或半金属与半导体层的界面处插入金属/半导体异质结构。
通过采取以上方法，可自由地选择强磁性源和强磁性漏的材料，而不必考虑半导体层与强磁性金属或半金属之间的肖特基势垒高度。
接着，参照附图对本发明的第4实施方式的MISFET进行说明。在上述第1至第3的实施方式中，虽然说明了采用强磁性金属或半金属的肖特基结以构成强磁性源和强磁性漏的MISFET，但本实施方式的MISFET却具有将强磁性半导体用于强磁性源和强磁性漏的结构。这样一来，即使不采用肖特基结，也可期待得到与第1至第3实施方式的MISFET同样的特性。
例如，如图13(A)所示，在采用本征半导体31作为沟道区，具有在本征半导体31上层叠了栅绝缘体41与栅(电极)37的结构的MISFET中，只要将强磁性源33和强磁性漏35定为n型的强磁性半导体，则可构成能够期待与上述MISFET(例如图2(A))同样的特性的n沟道MISFET。再有，在形成p沟道MISFET的情况下，只要将强磁性源和强磁性漏定为p型强磁性半导体即可。
接着，参照附图对本发明的第5实施方式的MISFET进行说明。在本实施方式的MISFET中，采用强磁性半导体与半导体的pn结以构成强磁性源和强磁性漏(在本情形中，MISFET作为反型沟道型工作)。例如，如图13(B)所示，只要将n型强磁性半导体用于源53或漏55，将包含沟道区的半导体层51定为p型半导体即可。在该情况下，在p型半导体层51上层叠栅绝缘膜61和栅(电极)57。同样地，将p型强磁性半导体用于源或漏，将沟道区定为n型半导体即可如本发明的第4或第5实施方式中说明过的那样，即使是在由强磁性半导体构成强磁性源和强磁性漏的情况下，由于漏中的自旋相关散射，漏电流在源与漏为平行磁化与逆平行磁化的情况下是不同的。另外，只要沟道长度在载流子的对能量弛豫的平均自由程以下，根据载流子的冲击传导，可得到与隧道磁阻效应类似的自旋相关传导，在该情况下，可增大平行磁化和逆平行磁化中的转移电导的变化。
作为用于第4和第5实施方式的MISFET的强磁性半导体，考虑向Si、Ge、SixGe1-x、SiC等半导体中掺入Mn或Cr等过渡金属元素或稀土类元素的强磁性半导体。
接着，说明上述各实施方式的MISFET的输出特性例。图8是示出以VGs为参数的漏电流ID与VDS的依赖关系的图。在本实施方式的MISFET中，即使在将强磁性金属或半金属的任何一种用于强磁性源3和强磁性漏5的情况下，并且即使在反型沟道型和积累沟道型中的任何一种的情况下，在对栅电极7施加由器件结构决定的某一阈值VT以下的电压时，MISFET也处于截止状态。这与强磁性源3和强磁性漏5的相对的磁化状态无关。
只要对栅电极7施加阈值以上的电压V1(＞VT)，就可使晶体管处于导通状态。此时，强磁性源3与强磁性漏5之间生成的漏电流ID的大小因强磁性漏5对强磁性源3的相对的磁化状态而异。即，即使在同一偏置电压下，在平行磁化的情况下，漏电流ID大(图中的ID↑↑)，在逆平行磁化的情况下，漏电流ID小(图中的ID↑↓)。如果换一个说法描述该特征，就是与在强磁性源3与强磁性漏5之间的磁化状态下控制MISFET的转移电导(互导)等效。因此，在本实施方式的MISFET中，漏电流ID可受施加于栅电极7上的电压控制，与此同时，还兼具依赖于强磁性漏5对强磁性源3的相对的磁化状态的转移电导。
在强磁性体中，只要不从外部施加矫顽力以上的磁场，就能够保持磁化的方向。因此，在本实施方式的MISFET中，通过将强磁性源与强磁性漏的相对的磁化状态进行平行磁化或逆平行磁化，即可存储2值的信息。
另外，如上所述，上述MISFET根据漏电流的大小或转移电导的大小，即可用电学方法检测出强磁性源与强磁性漏之间的相对的磁化状态。从而，对上述MISFET而言，可用1个MISFET构成1位非易失性存储单元。
图9(a)是表示使用了本实施方式的MISFET的存储电路的一个结构例的图。在图9(a)所示的存储电路中，将多个MISFET配置成矩阵状，将源端子S接地，将漏端子D和栅端子G分别与读出用位线BL和读出用字线WL连接。另外，将改写用字线和改写用位线配置成在上述MISFET上在电绝缘的状态下与其它布线交叉。作为该改写用字线和改写用位线也可兼用作上述读出用位线BL和读出用字线WL。图9(a)是表示兼用情况下的单元结构的图。在图9(a)的情况下，可用单个MISFET构成存储单元，同时就布线而言也形成非常简单的结构。
现有结构的MRAM的存储单元具有1个MTJ、1个MISFET和4条布线(参照图10)的结构，因MTJ和改写用字线的存在，在相邻的单元中共用源以减小单元面积等的措施却难以采取。对此，在本实施方式的存储单元中，如图9(a)所示，由于用只有1个MISFET和3条布线的最简单的结构即可构成存储单元，故可容易地构成适合于微细化的布局。
例如，用1个强磁性源形成将2个本实施方式的MISFET的强磁性源共用的结构也是可能的。图11是表示具有共用源结构的存储单元的剖面结构例的图。图11所示的存储单元结构具有相互邻接的第1MISFET和第2MISFET，共同连接第1MISFET的栅电极G1与第2MISFET的栅电极G2的字线WL、连接第1MISFET的第1强磁性漏D1的第1位线BL1、连接第2强磁性漏D2的第2位线BL2、对第1和第2MISFET共同的强磁性源S和将其接地的布线。在采用上述结构时，由于源是共用的，形成了更适合于高密度化的单元结构。
以下，用图9(a)说明存储单元的工作。作为分别共用上述的改写/读出用位线和改写/读出用字线的情况，仅仅分别称为位线BL和字线WL。信息的改写可通过改变本实施方式的MISFET中的强磁性源3或强磁性漏5的保持力，或固定一方的磁化方向而使强磁性漏5对强磁性源3的相对的磁化方向形成平行磁化或逆平行磁化来进行。例如，使平行磁化或逆平行磁化的磁化状态与“0”或“1”的2值的信息相对应。具体地说，在所选择的存储单元上交叉的位线BL和字线WL中流过电流，使通过由流过各自的布线的电流感生的磁场的合成磁场选择的存储单元的保持力小的强磁性体或磁化方向不固定的强磁性体的磁化反转来存储信息。此时，由于与所选择的单元相同的与位线BL或字线WL连接的非选择单元不发生磁化反转，故预先设定流过各自的布线的电流值，使得用仅来自一条布线的磁场不至发生磁化反转。
信息的读出是通过对与选择单元连接的字线WL施加电压使本实施方式的MISFET导通之后，对位线BL施加漏电压以检测出漏电流ID的大小进行的。在本实施方式的MISFET中，在强磁性源与强磁性漏的相对的磁化状态为平行磁化的情况下，转移电导较大，生成大的漏电流ID，而在逆平行磁化的情况下，转移电导较小，漏电流ID也小。从而，根据ID的大小可检测出强磁性源与强磁性漏的相对的磁化状态。另外，即使通过预充电施加所需的偏压也可进行检测。
在通常的MTJ中，平行磁化中的电流由两强磁性电极中的多数自旋的状态密度间的隧道和少数自旋的状态密度间的隧道生成，在逆平行磁化的情况下，从少数自旋的状态密度到多数自旋的状态密度的隧道和从多数自旋的状态密度到少数自旋的状态密度的隧道生成。从而，由于在平行磁化和逆平行磁化的情况下所流过的电流中包含少数自旋的电流成分，故在平行磁化和逆平行磁化的各自的情况下的电流之比不容易做大。
另一方面，在本实施方式的将半金属用于强磁性源和强磁性漏的MISFET中，依靠半金属与半导体层的结，可在强磁性源中仅将属于金属性质的自旋带的一方的自旋注入到沟道中，进而可在强磁性漏中仅将与属于金属性质的自旋带的自旋平行的自旋从沟道取出，形成漏电流(以下，将该半金属的作用称为“自旋过滤效应”)。
从而，在本实施方式的将半金属用于强磁性源和强磁性漏的MISFET中，在平行磁化和逆平行磁化的各自的情况中的电流之比(漏电流比)与MTJ的情况中的电流比相比可增大。因而，只要采用本实施方式的MISFET，在上述存储电路中即可容易地检测出磁化状态。
另外，即使在用强磁性金属构成强磁性源和强磁性漏的情况下，利用在栅偏压作用下源侧肖特基势垒中发生的强场效应，有可将从强磁性源注入的载流子的自旋极化率(自旋注入效率)增大至强磁性金属的自旋极化率以上的可能性。只要应用该效应，就有在平行磁化和逆平行磁化的各自的情况中的漏电流之比与MTJ中的电流比相比可增大的可能性。
另外，由于在MTJ中TMR比与偏置电压一起急剧减少，故在电路所需的偏置电压下也有TMR比大大减少的问题。与此相对照，在本实施方式的MISFET中，由于利用了强磁性金属的自旋相关散射或半金属的自旋过滤效应，故在原理上不存在MTJ那样的偏压依赖性。从而，在电路所需的偏置电压下可实现大的漏电流比。
图9(b)是图9(a)所示的存储电路的位线端为输出端子VO，从该输出端子VO分支经负载RL与电源电压VDD连接的存储电路。在图9(c)中示出了图9(b)所示的存储单元的静态特性的工作点。在此处，虽然采用纯电阻作为负载，但采用晶体管的有源负载亦可。如图9(c)所示，在信息读出时只要对MISFET的栅电极施加栅电压VCS，经负载电阻RL对位线BL施加电源电压VDD，负载电阻RL的工作点就根据在强磁性源与强磁性漏之间的磁化状态沿图9(c)中的负载线移动，平行磁化与逆平行磁化的情况下的输出信号VO分别为图中的VO↑↑和VO↑↓。各输出信号的绝对值和比值(VO↑↑/VO↑↓)可利用RL、VDD等外部电路的参数来优化。例如，通过调整负载线的斜率(此时是减小)，即使在漏电流比ID↑↑/ID↑↓小的情况下也可得到大的输出信号比。从而，在本实施方式的存储电路中，有能够得到所希望的大小的输出信号的优点。
以上，像说明过的那样，按照本发明的实施方式的具备了强磁性源和强磁性漏的MISFET，在具备作为可用栅电压控制漏电流的晶体管的功能的同时，还兼具可由强磁性源与强磁性漏的相对的磁化方向来控制其转移电导(互导)这样的特征性的特性。强磁性源与强磁性漏之间的相对的磁化方向具有即使不供给能量也能保持以前的状态的所谓非易失性的性质。从而，利用该相对的磁化方向也能非易失性地存储2值的信息。进而，只要采用上述的转移特性，即可用电学方式检测出该相对的磁化方向。即，上述MISFET只用1个晶体管即可构成1位非易失性存储单元。从而，由于只要采用本实施方式的MISFET，即可简单地制作非易失性存储单元的结构，故具有能够使非易失性存储电路的速度和集成度提高这样的优点。
以上，虽然沿本发明的实施方式进行了说明，但本发明却不限于此。除此之外，可进行各种变更、改进、组合，这对本行业的人员是不言自明的。不言而喻，例如，在本说明书内说明过的任何MISFET也可应用于本说明书内说明过的存储元件、存储电路中。
产业上的可利用性按照具备采用了强磁性金属或半金属的肖特基结的强磁性源和强磁性漏的本发明的MISFET，利用强磁性漏对强磁性源的相对的磁化方向，可存储2值的信息，同时可用电学方式检测出该相对的磁化方向。从而，由于只要采用上述MISFET，仅用1个晶体管即可构成1位非易失性存储单元，故能够实现高速且高集成密度的非易失性存储电路。
权利要求
1.一种晶体管，其特征在于，具有由强磁性体构成的源(以下，称为“强磁性源”)，其注入自旋极化了的传导载流子(以下，称为“自旋极化传导载流子”)；由强磁性体构成的漏(以下，称为“强磁性漏”)，其接受从该强磁性源注入了的自旋极化传导载流子；半导体层，其在上述强磁性源与上述强磁性漏之间设置、在上述强磁性源和上述强磁性漏的各自的结界面处形成具有肖特基势垒的肖特基结；以及对上述半导体层形成的栅电极。
2.如权利要求1所述的晶体管，其特征在于，通过使上述强磁性源或上述强磁性漏的磁化方向反转，可将上述强磁性漏对上述强磁性源的相对的磁化方向控制为相同方向(以下，称为“平行磁化”)或相反方向(以下，称为“逆平行磁化”)。
3.如权利要求1或2所述的晶体管，其特征在于，上述强磁性源和上述强磁性漏由强磁性金属形成。
4.如权利要求1至3中的任意一项所述的晶体管，其特征在于，在上述自旋极化传导载流子的传导类型与上述半导体层相同的情况(以下，称为“积累沟道型”)下，在上述自旋极化传导载流子为电子时，上述肖特基势垒在导带侧产生，在上述自旋极化传导载流子为空穴时，上述肖特基势垒在价电子带侧产生。
5.如权利要求1至3中的任意一项所述的晶体管，其特征在于，在上述自旋极化传导载流子的传导类型与上述半导体层不同的情况(以下，称为“反型沟道型”)的在上述半导体层中不形成反型层的情况下，在上述自旋极化传导载流子为电子时，上述肖特基势垒在价电子带侧产生，在上述自旋极化传导载流子为空穴时，上述肖特基势垒在导带侧产生。
6.如权利要求4所述的晶体管，其特征在于，在上述积累沟道型中的上述栅电极与上述强磁性源之间不施加电压的状态下，上述自旋极化传导载流子向上述半导体层的隧道注入和热发射注入受到上述肖特基势垒抑制。
7.如权利要求4或6所述的晶体管，其特征在于，对上述积累沟道型而言，通过对上述栅电极施加电压，上述强磁性源的上述自旋极化传导载流子通过隧穿上述强磁性源与上述半导体层的界面处的上述肖特基势垒，向上述半导体层注入。
8.如权利要求4所述的晶体管，其特征在于，在上述积累沟道型中的不对上述栅电极施加电压的状态下，虽然上述自旋极化传导载流子向上述半导体层的热发射注入受到上述肖特基势垒抑制，但上述强磁性源的上述自旋极化传导载流子通过隧穿上述上述肖特基势垒，向上述半导体层注入。
9.如权利要求4或8所述的晶体管，其特征在于，对上述积累沟道型而言，通过对上述栅电极施加电压，上述强磁性源的上述自旋极化传导载流子根据隧穿上述强磁性源与上述半导体层的界面处的上述肖特基势垒，可控制上述强磁性源与上述强磁性漏之间所产生的电流。
10.如权利要求5所述的晶体管，其特征在于，在上述反型沟道型中的不在上述栅电极与上述强磁性源之间施加电压的状态下，上述自旋极化传导载流子向上述半导体层的隧道注入和热发射注入受到上述肖特基势垒抑制。
11.如权利要求5或10所述的晶体管，其特征在于，对上述反型沟道型而言，利用对上述栅电极施加的电压而在上述半导体层中形成了反型层的情况下，上述强磁性源的上述自旋极化传导载流子通过热发射或隧道的至少一方，注入到上述半导体层中。
12.如权利要求5所述的晶体管，其特征在于，即使在上述反型沟道型中的不对上述栅电极施加电压的状态下，在上述半导体层中也形成反型层，上述强磁性源的上述自旋极化传导载流子通过热发射或隧道的至少一方，注入到上述半导体层中。
13.如权利要求5或12所述的晶体管，其特征在于，对上述反型沟道型而言，利用对上述栅电极施加的电压，上述强磁性源的上述自旋极化传导载流子根据从上述强磁性源通过热发射或隧道的至少一方注入到上述半导体层中，可控制上述强磁性源与上述强磁性漏之间所产生的电流。
14.如权利要求4至13中的任意一项所述的晶体管，其特征在于，对上述积累沟道型或上述反型沟道型而言，注入到上述半导体层中的上述自旋极化传导载流子依赖于上述强磁性源的费米能中的自旋极化率而进行自旋极化。
15.如权利要求4至14中的任意一项所述的晶体管，其特征在于，对上述积累沟道型或上述反型沟道型而言，在上述强磁性源与上述强磁性漏的相对的磁化状态为平行磁化的情况下，从上述强磁性源注入了的上述自旋极化传导载流子的上述强磁性漏中的因自旋相关散射造成的电阻减小，在上述强磁性源与上述强磁性漏的相对的磁化方向为逆平行磁化的情况下，上述自旋极化传导载流子的上述强磁性漏中的因自旋相关散射造成的电阻增大。
16.如权利要求1至15中的任意一项所述的晶体管，其特征在于，在同一偏置电压下，可利用上述强磁性源与上述强磁性漏的相对的磁化方向控制转移电导。
17.如权利要求4至16中的任意一项所述的晶体管，其特征在于，对上述积累沟道型或上述反型沟道型而言，在上述强磁性源与上述强磁性漏具有平行磁化的情况下，具有被定义为下述栅电压的阈值利用对上述栅电极施加的某电压在上述强磁性源与上述强磁性漏之间产生确定的某电流。
18.一种晶体管，其特征在于，具有强磁性源，为强磁性体，其由对一方的自旋取金属性质的能带结构(以下，称为“金属性质的自旋带”)、对另一方的自旋取半导体性质的或绝缘体性质的能带结构(以下，称为“半导体性质的自旋带”)的半金属构成，注入自旋极化了的传导载流子；强磁性漏，其接受从该强磁性源注入了的自旋极化了的上述传导载流子；半导体层，其在上述强磁性源与上述强磁性漏之间设置、结合了各个上述强磁性源与上述强磁性漏；以及对上述半导体层形成的栅电极。
19.如权利要求18所述的晶体管，其特征在于，上述强磁性源和上述强磁性漏形成肖特基结，上述肖特基结在上述半金属中的金属性质的自旋带与上述半导体层的界面处具有肖特基势垒。
20.如权利要求18或19所述的晶体管，其特征在于，在上述传导载流子的传导类型与上述半导体层相同的情况(以下，称为“积累沟道型”)下，在上述传导载流子为电子时，由上述金属性质的自旋带造成的上述肖特基势垒在导带侧产生，在上述传导载流子为空穴时，由上述金属性质的自旋带造成的上述肖特基势垒在价电子带侧产生。
21.如权利要求18或19所述的晶体管，其特征在于，在上述传导载流子的传导类型与上述半导体层不同的情况(以下，称为“反型沟道型”)的在上述半导体层中不形成反型层的情况下，在上述传导载流子为电子时，上述肖特基势垒在价电子带侧产生，在上述传导载流子为空穴时，上述肖特基势垒在导带侧产生。
22.如权利要求18或19所述的晶体管，其特征在于，在上述强磁性源和上述强磁性漏与上述半导体层的结处，上述半金属的半导体性质的自旋带的带隙比上述半导体层的带隙大。
23.如权利要求18或19所述的晶体管，其特征在于，在上述强磁性源和上述强磁性漏与上述半导体层的结处，上述半金属中的半导体性质的自旋带对上述半导体层形成能量壁垒，在上述传导载流子为电子时，至少在导带侧产生能量壁垒，在上述传导载流子为空穴时，至少在价电子带侧产生能量壁垒。
24.如权利要求18至23中的任意一项所述的晶体管，其特征在于，进而，对上述强磁性源和上述强磁性漏，分别形成由非磁性金属或非磁性导体构成的接触(以下，称为“非磁性接触”)。
25.如权利要求24所述的晶体管，其特征在于，上述非磁性接触对上述金属性质的自旋带形成金属间的结或欧姆结，对上述半导体性质的自旋带，半导体性质的自旋带形成成为能量壁垒的金属与半导体间或金属与绝缘体间的结结构。
26.如权利要求20所述的晶体管，其特征在于，在上述积累沟道型中的不在上述栅电极与上述强磁性源之间施加电压的状态下，上述金属性质的自旋带的上述传导载流子向上述半导体层的隧道注入和热发射注入受到由上述金属性质的自旋带造成的肖特基势垒抑制。
27.如权利要求20或26所述的晶体管，其特征在于，对上述积累沟道型而言，通过对上述栅电极施加电压，上述强磁性源中的上述金属性质的自旋带的传导载流子通过隧穿上述强磁性源与上述半导体层的界面处的上述肖特基势垒，注入到半导体层中。
28.如权利要求20所述的晶体管，其特征在于，在上述积累沟道型中的不对上述栅电极施加电压的状态下，虽然上述金属性质的自旋带的上述传导载流子向上述半导体层的热发射注入受到上述肖特基势垒抑制，但上述强磁性源中的上述金属性质的自旋带的传导载流子通过隧穿上述肖特基势垒，向上述半导体层注入。
29.如权利要求20或28所述的晶体管，其特征在于，对上述积累沟道型而言，利用对栅电极施加的电压，上述强磁性源中的金属性质的自旋带的传导载流子根据隧穿上述强磁性源与上述半导体层的界面处的上述肖特基势垒，可控制上述强磁性源与上述强磁性漏之间所产生的电流。
30.如权利要求20所述的晶体管，其特征在于，对上述积累沟道型而言，来自对上述强磁性源形成的上述非磁性接触的、具有与上述强磁性源中的上述半导体性质的自旋带平行的自旋的传导载流子向上述半导体层的隧道注入和热发射注入受到由上述半导体性质的自旋带造成的对上述非磁性接触的上述能量壁垒抑制。
31.如权利要求21所述的晶体管，其特征在于，在上述反型沟道型中的不在上述栅电极与上述强磁性源之间施加电压的状态下，上述金属性质的自旋带的上述传导载流子向上述半导体层的隧道注入和热发射注入受到上述肖特基势垒抑制。
32.如权利要求21或31所述的晶体管，其特征在于，对上述反型沟道型而言，利用对上述栅电极施加电压而在上述半导体层中形成了反型层的情况下，上述强磁性源中的上述金属性质的自旋带的传导载流子从上述强磁性源通过热发射或隧道的至少一方，注入到上述半导体层中。
33.如权利要求21所述的晶体管，其特征在于，即使在上述反型沟道型中的不对上述栅电极施加电压的状态下，在上述半导体层中也形成反型层，上述强磁性源中的上述金属性质的自旋带的上述传导载流子通过热发射或隧道的至少一方，注入到上述半导体层中。
34.如权利要求21或33所述的晶体管，其特征在于，对上述反型沟道型而言，利用对上述栅电极施加的电压，上述强磁性源中的上述金属性质的自旋带的传导载流子通过热发射或隧道的至少一方从上述强磁性源注入到上述半导体层中，可控制上述强磁性源与上述强磁性漏之间所产生的电流。
35.如权利要求21所述的晶体管，其特征在于，对上述反型沟道型而言，来自对上述强磁性源形成的上述非磁性接触的、具有与上述强磁性源中的上述半导体性质的自旋带平行的自旋的传导载流子向上述半导体层的隧道注入和热发射注入受到由上述半导体性质的自旋带造成的对上述非磁性接触的上述能量壁垒抑制。
36.如权利要求20或21所述的晶体管，其特征在于，对上述积累沟道型或上述反型沟道型而言，可用上述强磁性源中的上述半导体性质的自旋带的能隙或从上述非磁性接触看到的由上述强磁性源的半导体性质的自旋带造成的势垒高度或上述强磁性源的膜厚来控制用具有从上述强磁性源的上述金属性质的自旋带向上述半导体层注入的一方的自旋的传导载流子与具有从对上述强磁性源形成的上述非磁性接触经上述强磁性源的上述半导体性质的自旋带向上述半导体层注入的另一方的自旋的传导载流子的存在比决定的传导载流子的自旋极化率。
37.如权利要求20至36中的任意一项所述的晶体管，其特征在于，对上述积累沟道型或上述反型沟道型而言，在上述强磁性源与上述强磁性漏的相对的磁化状态为平行磁化的情况下，从上述强磁性源的上述金属性质的自旋带向上述半导体层注入的传导载流子可在上述强磁性漏的上述金属性质的自旋带中传导，在上述强磁性源与上述强磁性漏的相对的磁化状态为逆平行磁化的情况下，从上述强磁性源的上述金属性质的自旋带向上述半导体层注入的上述传导载流子的传导受到由上述强磁性漏中的上述半导体性质的自旋带造成的能量壁垒抑制。
38.如权利要求20至37中的任意一项所述的晶体管，其特征在于，对上述积累沟道型或上述反型沟道型而言，在上述强磁性源与上述强磁性漏具有平行磁化的情况下，具有被定义为下述栅电压的阈值利用对栅电极施加的某电压在上述强磁性源与上述强磁性漏之间产生确定的某电流。
39.如权利要求18至38中的任意一项所述的晶体管，其特征在于，在同一偏置电压下，可利用上述强磁性源与上述强磁性漏的相对的磁化方向控制转移电导。
40.如权利要求1至39中的任意一项所述的晶体管，其特征在于，上述强磁性源和上述强磁性漏通过在上述半导体层上生长或淀积形成。
41.如权利要求1至39中的任意一项所述的晶体管，其特征在于，上述强磁性源和上述强磁性漏通过在上述半导体层中导入磁性元素形成。
42.一种存储元件，其特征在于，采用权利要求1至41中的任意一项所述的1个晶体管，利用上述强磁性漏对上述强磁性源的相对的磁化方向存储信息，根据依赖于上述强磁性源与上述强磁性漏的相对的磁化方向的晶体管的转移电导，检测出存储于上述晶体管内的信息。
43.一种存储元件，其特征在于，具有权利要求1至41中的任意一项所述的1个晶体管；第1布线，其与上述栅电极连接；第2布线，其与上述强磁性漏连接；以及第3布线，其将上述强磁性源接地。
44.一种存储元件，其特征在于，具有权利要求1至41中的任意一项所述的1个晶体管；第1布线，其与上述栅电极连接；第2布线，其与上述强磁性漏连接；第3布线，其将上述强磁性源接地；输出端子，其在上述第2布线的一端形成；以及第4布线，其从上述第2布线分支，经负载与电源连接。
45.如权利要求43或44所述的存储元件，其特征在于，在上述晶体管上或其附近还具有在电学上相互绝缘的状态下交叉的第1其它布线和第2其它布线。
46.如权利要求43或44所述的存储元件，其特征在于，可用上述第1布线和上述第2布线，或者、上述第1布线或上述第2布线中的任何一方来代替上述第1其它布线和上述第2其它布线，或者、上述第1其它布线或上述第2其它布线中的任何一方。
47.如权利要求45或46所述的存储元件，其特征在于，通过在上述第1其它布线和上述第2其它布线，或者置换了它们的上述第1布线和上述第2布线，或者置换了上述第1其它布线或上述第2其它布线中的任何一方的上述第1布线或上述第2布线，以及未被置换成它们的一方的上述第1其它布线或上述第2其它布线中流过电流，利用由此感生的磁场，使上述强磁性源或上述强磁性漏的磁化反转，使上述强磁性源与上述强磁性漏之间的相对的磁化状态发生变化，从而进行信息的改写。
48.如权利要求43至47中的任意一项所述的存储元件，其特征在于，在上述强磁性源与上述强磁性漏具有平行磁化的情况下，对上述第1布线施加大于等于上述阈值的大的电压，根据在上述强磁性源与上述强磁性漏之间施加了规定的偏压的情况的上述晶体管中的漏电流的大小，进行信息的读出。
49.如权利要求44至47中的任意一项所述的存储元件，其特征在于，在上述强磁性源与上述强磁性漏具有平行磁化的情况下，经上述第1布线对上述栅电极施加比阈值大的电压，根据由这时的上述晶体管中的漏电流产生的上述负载的电压降，利用所得到的输出电压，进行信息的读出。
50.一种存储电路，其特征在于，具有权利要求1至41中的任意一项所述的晶体管，其被配置成矩阵状；第1布线，其分别将上述强磁性源接地；多条字线，其共同连接沿列方向排列的多个上述晶体管的各自的栅电极；以及多条位线，其共同连接沿行方向排列的上述晶体管的各自的强磁性漏。
51.一种存储电路，其特征在于，具有权利要求1至41中的任意一项所述的晶体管，其被配置成矩阵状；第1布线，其分别将上述强磁性源接地；多条字线，其共同连接沿列方向排列的多个上述晶体管的各自的栅电极；多条位线，其共同连接沿行方向排列的上述晶体管的各自的强磁性漏；输出端子，其在该线的各自的一端形成；以及第2布线，其从该位线各自分支，经负载与电源连接。
52.如权利要求50或51所述的存储电路，其特征在于，在上述晶体管上或其附近还具有在电学上相互绝缘的状态下交叉的第1其它布线和第2其它布线。
53.如权利要求52所述的存储电路，其特征在于，可用上述字线和上述位线，或者、上述字线或上述位线中的任何一方来代替上述第1其它布线和上述第2其它布线，或者、上述第1其它布线或上述第2其它布线中的任何一方。
54.如权利要求50至53中的任意一项所述的存储电路，其特征在于，通过在上述第1其它布线和上述第2其它布线，或者置换了它们的上述字线和上述位线，或者置换了上述第1其它布线或上述第2其它布线中的任何一方的上述字线或上述位线，以及未被置换成它们的一方的上述第1其它布线或第2其它布线中流过电流，利用由此感生的磁场，使上述强磁性源或上述强磁性漏的磁化反转，使上述强磁性源与上述强磁性漏之间的相对的磁化状态发生变化，从而进行信息的改写。
55.如权利要求50至54中的任意一项所述的存储电路，其特征在于，在上述强磁性源与上述强磁性漏具有平行磁化的情况下，对上述字线施加比上述阈值大的电压，根据在上述强磁性源与上述强磁性漏之间施加了规定的偏压的情况的上述晶体管中的漏电流的大小，进行信息的读出。
56.如权利要求51至54中的任意一项所述的存储电路，其特征在于，在上述强磁性源与上述强磁性漏具有平行磁化的情况下，经上述字线对上述栅电极施加比上述阈值大的电压，根据由这时的上述晶体管中的漏电流产生的上述负载的电压降，利用所得到的输出电压，进行信息的读出。
57.如权利要求43至55中的任意一项所述的存储电路，其特征在于，通过使上述强磁性源或上述强磁性漏的磁化反转，进行信息的改写。
58.一种存储元件，其特征在于，具有权利要求1至41中的任意一项所述的第1和第2的2个晶体管；第1布线，其共同连接上述第1晶体管的栅电极和上述第2晶体管的栅电极；第2布线，其与上述第1晶体管所具有的第1强磁性漏连接，和第3布线，其与第2晶体管所具有的第2强磁性漏连接；以及第4布线，其将上述第1和第2晶体管共同的上述强磁性源接地。
59.一种存储电路，其特征在于，具有将权利要求58所述的存储元件定为存储单元，并将该存储单元配置成矩阵状的结构。
60.如权利要求1至3中的任意一项所述的晶体管，其特征在于，作为上述半导体层，使用未掺杂的半导体或本征半导体。
61.如权利要求18或19所述的晶体管，其特征在于，作为上述半导体层，使用未掺杂的半导体或本征半导体。
62.如权利要求4、6至9、14至17、20、22至30、36至41中的任意一项所述的晶体管，其特征在于，作为上述积累沟道型中的上述半导体层，使用未掺杂的半导体或本征半导体。
63.如权利要求5、10至15、17、21、31至41中的任意一项所述的晶体管，其特征在于，作为上述反型沟道型中的上述半导体层，使用未掺杂的半导体或本征半导体。
64.如权利要求1至39、或60、61中的任意一项所述的晶体管，其特征在于，作为上述半导体层中的载流子的传导方向的长度或被定义为上述强磁性源与强磁性漏之间的间隔的沟道长度，有载流子可冲击式地在上述半导体层中传导的长度，或者上述沟道长度小于等于载流子的对能量弛豫的平均自由程。
65.如权利要求1至17、或60、或64中的任意一项所述的晶体管，其特征在于，在上述强磁性金属与上述半导体层的界面上，具有在与上述半导体层之间形成肖特基结的金属层或在与上述强磁性金属之间形成肖特基结的半导体层，或者金属/半导体肖特基结层。
66.如权利要求18至39、或61、或64中的任意一项所述的晶体管，其特征在于，在上述半金属与上述半导体层的界面上，具有在与上述半导体层之间形成肖特基结的金属层或在与上述半金属之间形成肖特基结的半导体层，或者金属/半导体肖特基结层。
67.如权利要求60至66中的任意一项所述的晶体管，其特征在于，在上述强磁性漏对上述强磁性源为逆平行磁化的情况下，与平行磁化的情况相比，漏电流减小。
68.如权利要求60至67中的任意一项所述的晶体管，其特征在于，可利用上述强磁性源与上述强磁性漏的相对的磁化方向控制转移电导。
69.一种存储元件，其特征在于，采用权利要求60至68中的任意一项所述的1个晶体管，利用上述强磁性漏对上述强磁性源的相对的磁化方向存储信息，根据依赖于上述强磁性源与上述强磁性漏的相对的磁化方向的晶体管的转移电导，检测出存储于上述晶体管内的信息。
70.如权利要求42至49、或58中的任意一项所述的存储元件，其特征在于，作为上述晶体管，使用权利要求60至68中的任意一项所述的晶体管。
71.如权利要求50至57、或59中的任意一项所述的存储元电路，其特征在于，作为上述晶体管，使用权利要求60至68中的任意一项所述的晶体管。
72.一种晶体管，其特征在于，具有源和漏，其具有第1导电类型，由强磁性半导体构成；半导体层，其相对于上述源和上述漏设置，形成上述第1导电类型的沟道；以及栅电极，其相对于上述半导体层形成。
73.如权利要求72所述的晶体管，其特征在于，上述半导体层由未掺杂的半导体或本征半导体形成。
74.如权利要求72或73所述的晶体管，其特征在于，作为上述半导体层中的载流子的传导方向的长度或被定义为上述强磁性源与强磁性漏之间的间隔的沟道长度，有载流子可冲击式地在上述半导体层中传导的长度，或者上述沟道长度小于等于载流子的对能量弛豫的平均自由程。
75.一种晶体管，其特征在于，具有源，其由在导电类型互不相同的第1强磁性半导体与半导体层之间所形成的第1pn结形成；漏，其由在导电类型互不相同的第2强磁性半导体与上述半导体层之间所形成的第2pn结形成；以及栅电极，其相对于上述半导体层形成。
76.如权利要求75所述的晶体管，其特征在于，作为上述半导体层中的载流子的传导方向的长度或被定义为上述强磁性源与强磁性漏之间的间隔的沟道长度，有载流子可冲击式地在上述半导体层中传导的长度，或者上述沟道长度小于等于载流子的对能量弛豫的平均自由程。
77.如权利要求72至76中的任意一项所述的晶体管，其特征在于，在上述强磁性漏对上述强磁性源为逆平行磁化的情况下，与平行磁化的情况相比，漏电流减小。
78.如权利要求72至77中的任意一项所述的晶体管，其特征在于，可利用上述强磁性源与上述强磁性漏的相对的磁化方向控制转移电导。
79.一种存储元件，其特征在于，采用权利要求72至78中的任意一项所述的1个晶体管，利用上述强磁性源与上述强磁性漏的相对的磁化方向存储信息，根据依赖于上述强磁性源与上述强磁性漏的相对的磁化方向的晶体管的转移电导，检测出存储于上述晶体管内的信息。
80.如权利要求42至49、或58中的任意一项所述的存储元件，其特征在于，作为上述晶体管，使用权利要求72至78中的任意一项所述的晶体管。
81.如权利要求50至57、或59中的任意一项所述的存储电路，其特征在于，作为上述晶体管，使用权利要求72至78中的任意一项所述的晶体管。
82.一种晶体管，其特征在于，具有强磁性体强磁性源，其注入自旋极化了的传导载流子；强磁性漏，其由接受从该强磁性源注入了的自旋极化传导载流子的强磁性体构成；半导体层，其被设置在上述强磁性源与上述强磁性漏之间，形成与上述强磁性源和上述强磁性漏的各自的结；以及栅电极，其相对于上述半导体层形成，将强磁性金属用于上述源和上述漏中的任何一方，将半金属用于另一方。
83.如权利要求1至41、60至68、72至78、82中的任意一项所述的晶体管，其特征在于，作为上述栅电极与上述半导体层之间形成的栅绝缘膜，使用由氧化或淀积形成的绝缘体。
84.如权利要求83所述的晶体管，其特征在于，上述栅绝缘膜包含高介电常数材料。
85.如权利要求1至41、60至68、72至78、82、84中的任意一项所述的晶体管，其特征在于，上述晶体管是MISFET。
86.如权利要求1至3、8、9、12、13、18、19、28、29、33、34、72至78、82至85中的任意一项所述的晶体管，其特征在于，通过向上述半导体层中掺以杂质，具有作为耗尽模式的晶体管的功能。
全文摘要
通过施加栅电压V
文档编号H01L43/08GK1757121SQ20048000570
公开日2006年4月5日 申请日期2004年1月23日 优先权日2003年3月7日
发明者菅原聪, 田中雅明 申请人:独立行政法人科学技术振兴机构