专利名称：薄膜晶体管数组基板及其修补方法
技术领域：
本发明是有关于一种主动组件数组基板及其修补方法，且特别是有关于一种薄膜晶体管数组基板及其修补方法。
背景技术：
薄膜晶体管液晶显示器(TFT LCD)主要是由薄膜晶体管数组基板、彩色滤光数组基板和液晶层所构成，其中薄膜晶体管数组基板是由多个以数组排列的薄膜晶体管，以及与每一个薄膜晶体管对应配置的画素电极(pixel electrode)所组成。薄膜晶体管是用来作为画素单元的开关组件，而为了控制个别的画素单元，通常通过由与薄膜晶体管耦接的扫描配线(scan line)与数据配线(date line)来选取特定的画素单元，并对其施与适当的操作电压，以显示对应此画素单元的显示数据。
现有的液晶显示器多朝向高亮度、高对比、大面积显示与广视角的趋势发展，其中为了改善液晶显示器的视角，已有多种广视角技术被提出。目前较常见的广视角液晶显示器例如有多域垂直配向式(Multi-Domain Vertical Alignment，MVA)液晶显示器、共平面转换式(In-Plane Switching，IPS)液晶显示器以及边缘电场转换式(Fringe Field Switching，FFS)液晶显示器等等。就多域垂直配向式液晶显示器而言，其例如是在画素电极上形成多个条状狭缝(slit)，并在相对的彩色滤光数组基板上配置多个条状突起物(protrusion)，以通过由狭缝与突起物的搭配，使得液晶层内的液晶分子呈现多方向的倾倒，而达到广视角显示的效果。
值得一提的是，现有技术为了增进画素单元对于显示数据的储存与保持的功能，通常会使画素电极的部分区域覆盖于扫描配线或是共享配线(common line)上，以形成金属层-绝缘层-铟锡氧化物层(Metal-Insulator-ITO，MII)结构的储存电容(storage capacitor，Cst)。此外，在制作数据配线、源极与汲极的同时，更可在每一个画素电极与对应的共享配线(或扫描配线)之间配置一上电极，并将画素电极与上电极电性连接，使得上电极、共享配线(或扫描配线)及位于上电极与共享配线(或扫描配线)之间的介电层形成一种金属-绝缘层-金属(Metal-Insulator-Metal，以下简称MIM)结构的储存电容。
请参考图1A与图1B，其中图1A绘示为现有技术的一种具有MIM储存电容的薄膜晶体管数组基板的局部上视图，而图1B绘示为图1A的A-A’剖面图。如图1A与1B所示，画素电极150的部分区域是位于其所对应的共享配线110上方，且画素电极150与对应的共享配线110之间配置有一上电极130。此外，上电极130与对应的共享配线110之间配置有一介电层120而保持电性隔绝，且上电极130与对应的画素电极150之间亦配置有一介电层140，其中介电层140具有一接触窗(contact hole)142，以使得上电极130可透过此接触窗142与对应的画素电极150电性连接。如此一来，通过由共享配线110、介电层120以及上电极130便可构成MIM储存电容102。
然而，现有在制作薄膜晶体管数组基板时，往往容易因为制程缺陷(defect)或其它因素，而发生储存电容失效的情形，使得画素单元成为一瑕疵画素单元。请分别参考图2A～图4A与图2B～图4B，其中图2A～图4A分别绘示为现有多种瑕疵画素单元的上视图，图2B～图4B分别绘示为图2A～图4A的A-A’剖面图。
如图2A与2B所示，共享配线110与上电极130之间的介电层120内具有一点瑕疵122，其例如是因制程污染所形成的一颗粒(particle)或是一孔洞，而此点瑕疵122将导致上电极130与共享配线110之间发生电容泄漏(leakage)的问题。此外，如图3A与图3B所示，现有在制作资料配线160与上电极130时，可能在数据配线160与上电极130之间残留部分的导电材质170(如铝)，使得画素电极150透过上电极130而与数据配线160发生误导通。另外，如图4A与图4B所示，现有在制作画素电极150时，亦可能在相邻的画素电极150之间发生导电材质180(如铟锡氧化物，ITO)的残留，使得相邻的画素电极150误导通。其中，不论上述何种情形皆会使得画素单元无法正常显示，因而导致液晶显示器的显示品质不佳。
发明内容
有鉴于此，本发明的目的就是在提供一种薄膜晶体管数组基板，用以避免因制程缺陷所造成的画素单元无法正常显示的问题，进而提供较佳的制程良率。
本发明的另一目的是提供一种薄膜晶体管数组基板的修补方法，用以对具有瑕疵画素单元的薄膜晶体管数组基板进行修补，进而提高薄膜晶体管数组基板的制程良率。
基于上述或其它目的，本发明提出一种薄膜晶体管数组基板，其包括一基板以及配置于基板上的多条扫描配线、多条资料配线、多条共享配线与多个画素单元，其中扫描配线与数据配线是于基板上划分出多个画素区域，且每一共享配线的部分是位于画素区域其中之一内。此外，每一画素单元是位于画素区域其中之一内，以通过由其所对应的扫描配线与数据配线进行驱动，且每一画素单元包括一薄膜晶体管、一画素电极、一上电极以及一导线。其中，薄膜晶体管是耦接至其所对应的扫描配线与数据配线，画素电极是配置于其所对应的共享配线的上方，并耦接至薄膜晶体管，上电极是位于画素电极与其所对应的共享配线之间，而导线的一端是连接于上电极的一侧，且导线的另一端是延伸至共享配线外，并耦接至画素电极。
在本发明的一较佳实施例中，上述的薄膜晶体管数组基板例如更包括一保护层，其是覆盖薄膜晶体管，并配置于上电极与画素电极之间。此外，每一画素单元例如更包括一接触窗，其是位于保护层内，且这些接触窗是分别连接于其所对应的导线与画素电极之间。另外，每一导线例如包括一桥接部与一接触部，其中接触部是连接至其所对应的接触窗，而桥接部是连接于接触部与其所对应的上电极之间。
在本发明之一较佳实施例中，上述的每一上电极例如包括一第一子上电极、一第二子上电极以及一连接部，其中导线的一端是连接于第一子上电极的一侧，而连接部是连接于其所对应的第一子上电极与第二子上电极之间。此外，画素电极的对应于每一第一子上电极与/或第二子上电极的位置上例如具有一第一开口与/或一第二开口。另外，共享配线的对应于每一上电极的连接部的位置上亦例如可具有一第三开口。
在本发明的一较佳实施例中，上述的画素电极的对应于每一导线的位置上例如具有一第四开口。
本发明另提出一种薄膜晶体管数组基板的修补方法，其适于对上述的薄膜晶体管数组基板进行修补。其中，当上电极其中之一与共享配线其中之一之间具有颗粒及/或孔洞，而使得其所对应的画素单元成为一瑕疵画素单元时，此修补方法包括移除瑕疵画素单元的部分导线，以使得瑕疵画素单元的上电极与画素电极电性绝缘。
在本发明的一较佳实施例中，上述的薄膜晶体管数组基板的修补方法在移除瑕疵画素单元的部分导线之前，更包括在瑕疵画素单元的画素电极上形成对应于导线的一第四开口。此第四开口是为避免移除导线时，画素电极与导线短路。此外，移除瑕疵画素单元的部分导线的方法例如是激光移除。
在本发明的一较佳实施例中，上述的薄膜晶体管数组基板的修补方法更包括将瑕疵画素单元的上电极与其所对应的共享配线相熔接。此外，在将瑕疵画素单元的上电极与其所对应的共享配线相熔接之前，更包括在瑕疵画素单元的画素电极上形成对应于熔接处的一第二开口，此第二或第一开口主要是避免上电极、共享配线与画素电极短路。另外，将瑕疵画素单元的上电极与其所对应的共享配线相熔接的方法例如是激光熔接。
本发明又提出一种薄膜晶体管数组基板的修补方法，其适于对上述具有第一子上电极与第二子上电极的薄膜晶体管数组基板进行修补。其中，当第一子上电极其中之一与数据配线其中之一之间具有一导电残留物，而使得其所对应的画素单元成为一瑕疵画素单元时，此修补方法包括移除瑕疵画素单元的上电极的部分连接部，以使得瑕疵画素单元的第一子上电极与第二子上电极电性绝缘。并且，移除瑕疵画素单元的部分导线，以使得瑕疵画素单元的第一子上电极与画素电极电性绝缘。此外，将瑕疵画素单元的第二子上电极与其所对应的共享配线相熔接，使此第二子上电极与其所对应画素电极之间形成一MII结构的储存电容，而使此瑕疵画素单元可恢复正常的操作。
在本发明的一较佳实施例中，上述的薄膜晶体管数组基板的修补方法在移除瑕疵画素单元的上电极的部分连接部之前，例如更包括在瑕疵画素单元的共享配在线形成对应于连接部的一第三开口。此第三开口是为避免移除连接部时，上电极与共享配线短路。此外，在移除该瑕疵画素单元的部分该导线之前，例如更包括在瑕疵画素单元的画素电极上形成对应于导线的一第四开口。另外，在将瑕疵画素单元的第二子上电极与其所对应的共享配线相熔接之前，例如更包括在瑕疵画素单元的画素电极上形成对应于熔接处的一第一或二开口。
在本发明的一较佳实施例中，上述的移除瑕疵画素单元的部分导线或上电极的部分连接部的方法例如是激光移除。此外，将瑕疵画素单元的第二子上电极与其所对应的共享配线相熔接的方法例如是激光熔接。
本发明更提出一种薄膜晶体管数组基板的修补方法，其适于对上述具有第一子上电极与第二子上电极的薄膜晶体管数组基板进行修补。其中，当第二子上电极其中之一与数据配线其中之一之间具有一导电残留物，而使得其所对应的画素单元成为一瑕疵画素单元时，修补方法包括移除瑕疵画素单元的上电极的部分连接部，以使得瑕疵画素单元的第二子上电极与第一子上电极电性绝缘。
在本发明的一较佳实施例中，上述的薄膜晶体管数组基板的修补方法在移除瑕疵画素单元的上电极的部分连接部之前，更包括在瑕疵画素单元的共享配在线形成对应于连接部的一开口。此外，移除上电极的部分连接部的方法例如是激光移除。
本发明更提出一种薄膜晶体管数组基板的修补方法，其适于对上述的薄膜晶体管数组基板进行修补。其中，当两相邻的画素电极之间具有一导电残留物或当画素电极其中之一与其所对应的共享配线之间具有颗粒及/或孔洞，而使得其所对应的画素单元其中之一成为一瑕疵画素单元时，此修补方法包括移除瑕疵画素单元的部分画素电极，以使得导电残留物与其余部分的画素电极电性绝缘。
在上述的薄膜晶体管数组基板的修补方法中，每一画素电极例如具有至少一狭缝，且每一狭缝是横跨于其所对应的上电极的上方，而通过由所移除的该瑕疵画素单元的部分该画素电极以及其所对应的该狭缝，可使得该导电残留物与该导线电性绝缘。此外，移除瑕疵画素单元的部分画素电极的方法例如是激光移除。
有鉴于在进行上述的修补方法后，可能造成瑕疵画素单元的储存电容值的变化，导致其馈通电压(feed through voltage)有别于与其它的正常画素单元，而影响显示品质。因此，在本发明的薄膜晶体管数组基板中，每一薄膜晶体管例如包括一闸极、一通道层、一源极/汲极以及一延伸电极，其中闸极是耦接至其所对应的扫瞄配线，而信道层是配置于闸极上。此外，源极/汲极是配置于闸极上方的通道层上，并分别耦接至其所对应的数据配线与画素电极，而延伸电极是耦接于源极/汲极的一侧，且延伸电极是延伸至其所对应的扫瞄配线的上方，以与扫瞄配线形成一寄生电容(parasitic capacitor)。如此一来，当对瑕疵画素单元进行修补时，例如更包括移除此瑕疵画素单元内的至少部份延伸电极，来改变扫瞄配线与延伸电极间的寄生电容值的大小，通过以补偿因修补造成的储存电容值的变化。
基于上述，本发明的薄膜晶体管数组基板及其修补方法是通过由导线以及上电极的连接部等设计，来达到对不同型态的瑕疵画素单元进行修补的目的，以使此瑕疵画素单元恢复正常显示。因此，通过由本发明的薄膜晶体管数组基板及其修补方法可有效改善因制程缺陷所造成的画素单元无法正常显示的问题，进而提高制程良率。
为让本发明的上述和其它目的、特征和优点能更明显易懂，下文特举较佳实施例，并配合所附图式，作详细说明如下。
图1A绘示为现有一种具有MIM储存电容的薄膜晶体管数组基板的局部上视图；图1B绘示为图1A的A-A’剖面图；图2A～4A分别绘示为现有多种失效的MIM储存电容的局部上视图；图2B～4B分别绘示为图2A～4A的A-A’剖面图；图5A绘示为本发明之一种多区域垂直配向的液晶显示面板的薄膜晶体管数组基板的局部上视图；图5B绘示为图5A的B-B’剖面图；图6A绘示为一种具有瑕疵电容的薄膜晶体管数组基板的局部上视图；图6B绘示为图6A的B-B’剖面图；图7A绘示为一种具有瑕疵电容的薄膜晶体管数组基板的局部上视图；图7B绘示为图7A的B-B’剖面图；图8A绘示为一种具有瑕疵电容的薄膜晶体管数组基板的局部上视图；图8B绘示为图8A的B-B’剖面图；图9A绘示为一种具有瑕疵电容的薄膜晶体管数组基板的局部上视图；
图9B绘示为图9A的A-A’剖面图；图10A绘示为一种具有瑕疵电容的薄膜晶体管数组基板的局部上视图；图10B绘示为图10A的A-A’剖面图；图11绘示为一薄膜晶体管液晶显示器的驱动电压波形图；图12绘示为本发明的一种薄膜晶体管数组基板的示意图。
具体实施例方式
请参考图5A与5B，其中图5A绘示为本发明的一种薄膜晶体管数组基板的局部上视图，而图5B绘示为图5A的B-B’剖面图，其中此薄膜晶体管数组基板例如适用于一多区域垂直配向式液晶显示面板。如图5A与5B所示，基板500例如是一玻璃基板，其上例如配置有多条扫描配线502与多条资料配线504，用以于基板500上划分出多个画素区域500a。此外，基板500上更配置有多条共享配线506，其例如是与扫描配线502同时形成，其材质例如包括铬(Cr)或铝(Al)等导电性良好的金属，且每一共享配线506是位于其所对应的画素区域500a内。
请再参考图5A与图5B，每一画素区域500a内例如配置有一画素单元510，且每一画素单元510包括一薄膜晶体管512、一上电极514、一画素电极516以及一导线518。其中，薄膜晶体管512是耦接至其所对应的扫描配线502以及数据配线504，以通过由扫描配线502与数据配线504进行驱动。此外，上电极514是配置于共享配线506上方，且此上电极514例如是与数据配线504同时形成，而其材质例如包括铬(Cr)或铝(Al)等导电性良好的金属。在一实施例中，每一上电极514例如包括一第一子上电极514a以及一第二子上电极514b，且每一第一子上电极514a与其所对应的第二子上电极514b的连接处例如具有一连接部514c。另外，上电极514与共享配线506之间例如配置有一介电层522，其材质例如是氮化硅(SiNx)。
请再参考图5A与图5B，导线518是配置于上电极514之一侧，其例如是与数据配线504同时形成，且导线518之一连接部是连接于第一子上电极514a的侧缘，并延伸至共享配线506以外的区域。此外，画素电极516是配置于上电极514上方，其间具有一介电层524(例如是保护层)，且画素电极516是通过由介电层524中之一接触窗524a耦接至导线518的一接触部，以在上电极514与其所对应的共享配线506之间形成一MIM结构的储存电容530。另外，画素电极516上例如具有多个狭缝528，其例如是呈连续弯折状(zigzag)，且每一狭缝528的两侧边缘例如具有向外延伸的多个子狭缝528a，而使每一狭缝528的边缘呈锯齿状(jag profile)。其中，画素电极516的材质例如是铟锡氧化物(Indium-Tin-Oxide，ITO)等透明导电材料，而通过由狭缝518的作用，将可改变画素电极516上方的液晶分子(未绘示)所受到的电场方向，以提供多区域的垂直配向，进而达到广视角的效果。
值得一提的是，在本发明的一实施例中，导线518例如可是位于相邻两狭缝528之间，且导线518的延伸方向是与狭缝528平行。如此一来，导线518在薄膜晶体管数组基板与彩色滤光基板(未绘示)组立的后，可对应位于彩色滤光基板(未绘示)上的条状凸起物(未绘示)的下方，因此并不会对液晶显示面板(未绘示)原有的开口率造成限缩。此外，在本发明的薄膜晶体管数组基板中，画素电极516上另可形成多个开口，以利后续修补动作的进行。举例而言，导线518所对应的画素电极516上例如可形成有一开口516a，而第一子上电极514a与第二子上电极514b所对应的画素电极516上例如分别形成有开口516b与516c，且连接部514c所对应的共享配线506上例如形成有开口506a，其中关于这些开口516a、516b、516c与506a的作用将于下文的修补方法中详细说明。
下文将举例说明应用于上述的薄膜晶体管数组基板中，用以对瑕疵画素单元进行修补的方法。
请参考图6A与图6B，其中图6A绘示为一种具有瑕疵画素单元的薄膜晶体管数组基板的局部上视图，而图6B绘示为图6A的B-B’剖面图。如图6A与图6B所示，一点瑕疵542是位于上电极514与共享配线506之间的介电层522内，其中此点瑕疵542例如是因制程污染所形成之一颗粒或是一孔洞，而此点瑕疵542将导致第一上电极514a与共享配线506之间发生电容泄漏的问题，导致画素单元510失效而成为瑕疵画素单元。
请再参考图6A与图6B，本发明的修补方法例如是通过由激光来移除部分的导线518，以使得画素电极516与上电极514电性绝缘。其中，所移除的部分导线518例如可对应位于画素电极516的开口516a内，以避免激光直接对画素电极516加工而导致画素电极516融熔后与导线518产生误导通。此外，本发明更例如可将上电极514与其所对应的共享配线506相熔接，以于上电极514与画素电极516之间形成一MII结构的储存电容532，而使得画素单元510可恢复正常的作用。其中，将上电极514与共享配线506相熔接的方法例如是激光熔接，而熔接处例如可位于画素电极516的开口516b或516c内，以避免激光直接对画素电极516加工，使得画素电极516与上电极514相互熔接而产生误导通。值得一提的是，上述的移除部分的导线518以及将上电极514与共享配线506相熔接等步骤并无特定的先后顺序。换言之，本发明的修补方法亦可选择先将上电极514与共享配线506相熔接，再移除部分的导线518。
请参考图7A与图7B，其中图7A绘示为另一种具有瑕疵电容的薄膜晶体管数组基板的局部上视图，而图7B绘示为图7A的B-B’剖面图。如图7A与7B所示，第一子上电极514a与数据配线504之间例如具有一导电残留物544，其中第一子上电极514a是透过导电残留物544而与数据配线504误导通，使得画素单元510受到数据配线504上的显示讯号的影响而无法正常运作。一般而言，此导电残留物544例如是在制作上电极514与资料配线504时，因蚀刻不完全或其它制程误差所残留的铝或其它导电材质。
请再参考图7A与7B，本发明的修补方法是通过由激光来移除部分的导线518，以使得画素电极516与第一子上电极514电性绝缘。其中，所移除的部分导线518同样可对应位于画素电极516的开口516a内，以避免画素电极516与导线518相互熔接而产生误导通。此外，本发明的修补方法亦通过由激光来移除部分的上电极514的连接部514c，以使得第一子上电极514a与第二子上电极514b电性绝缘。其中，共享配线506上同样可预先形成开口506a，以避免移除部分连接部514c时，共享配线506与上电极514相互熔接而产生误导通。另外，本发明的修补方法亦将第二子上电极514b与其所对应的共享配线506相熔接，以于第二子上电极514b与画素电极516之间形成一MII结构的储存电容534，而使得画素单元510可恢复正常的作用。其中，将第二子上电极514b与共享配线506相熔接的方法例如是激光熔接，而熔接处例如可位于画素电极516的开口516c内，以避免激光直接对画素电极516加工，使得画素电极516与第二子上电极514相互熔接而产生误导通。值得一提的是，上述的移除部分的导线518、移除部分的上电极514的连接部514c以及将上电极514与共享配线506相熔接等步骤亦无特定的次序，在其它实施例中，当可视实际需求决定上述步骤的先后顺序。
请参考图8A与8B，其中图8A绘示为又一种具有瑕疵电容的薄膜晶体管数组基板的局部上视图，而图8B绘示为图8A的B-B’剖面图。如图8A与8B所示，第二子上电极514b与数据配线504之间例如具有一导电残留物546，其中第二子上电极514b是透过导电残留物544而与数据配线504误导通，使得画素单元510受到数据配线504上的显示讯号的影响而无法正常运作。此导电残留物546例如是在制作上电极514与资料配线504时，因蚀刻不完全或其它制程误差所残留的铝或其它导电材质。
请再参考图8A与8B，本发明的修补方法是通过由激光来移除部分的上电极514的连接部514c，以使得第一子上电极514a与第二子上电极514b电性绝缘，其中共享配线506上预先形成的开口506a有助于在移除部分连接部514c时，避免共享配线506与上电极514相互熔接而产生误导通。如此一来，仍可由第一子上电极514a、介电层522以及共享配线506形成MIM结构的储存电容536，而使得画素单元510恢复正常的作用。
请参考图9A与9B，其中图9A绘示为再一种具有瑕疵电容的薄膜晶体管数组基板的局部上视图，而图9B绘示为图9A的A-A’剖面图。如图9A与9B所示，相邻两画素单元510的画素电极516之间例如具有一导电残留物548，而使得两画素电极516透过导电残留物548误导通。一般而言，制作画素电极516的方法例如是先通过由溅镀(sputtering)或共蒸着(coevaporation)等成膜方法在基板500上形成透明导电薄膜(未绘示)的后，再对此透明导电薄膜(未绘示)进行微影(photographing)、蚀刻(etching)等步骤，以得到此图案化的画素电极516。因此，若对导电薄膜(未绘示)的蚀刻不完全，便可能形成上述的导电残留物548。
请再参考图9A与9B，本发明的修补方法是通过由激光移除部分的画素电极516，以使得导电残留物548与导线518分离，而让原先误导通的相邻两画素单元510电性绝缘。其中，移除的区域更可延伸至数据配线504与画素电极516之间的导电残留物548上，以确保导电残留物548与其余部分的画素电极516完全分离。值得一提的是，由于本实施例的画素电极516上具有狭缝528，且狭缝528是横跨于其所对应的上电极514的上方。因此，只需移除位于上电极514两侧的部分画素电极516，并使移除区域延伸至狭缝528，便可有效分离导线518与导电残留物548。
请参考图10A与10B，其中图10A绘示为另一种具有瑕疵电容的薄膜晶体管数组基板的局部上视图，而图10B绘示为图10A的A-A’剖面图。如图10A与10B所示，一点瑕疵550是位于画素电极516与共享配线506之间，且位于介电层522与/或介电层524内，其中此点瑕疵550例如是因制程污染所形成之一颗粒或是一孔洞，而此点瑕疵550将导致画素电极516与共享配线506之间发生电容泄漏的问题，因而导致画素单元510无法正常显示。
请再参考图10A与10B，本发明的修补方法同样是通过由激光移除部分的画素电极516，使得点瑕疵550与导线518分离，以避免画素电极516与共享配线506之间的电容泄漏。其中，通过由画素电极516上的狭缝528，当移除部分画素电极516时，同样只需移除位于上电极514两侧的部分画素电极516，并使移除区域延伸至狭缝528，便可有效分离导线518与点瑕疵550。
值得一提的是，在本发明上述的修补方法中，不乏移除部份子上电极或部分的画素电极等步骤，其中这些步骤可能会造成瑕疵画素单元的储存电容值的变化，导致其馈通电压(feed through voltage)有别于与其它的正常画素单元，而影响显示品质。
更详细地说，请参考图11，其绘示一薄膜晶体管液晶显示器的驱动电压波形图。在写入期间T1内，薄膜晶体管会打开，此时画素单元内的液晶电容CLC与储存电容Cst会充电至一电压值Vp。接着，在保持期间T2内，薄膜晶体管会关闭，此时便会产生一馈通电压(feedthrough voltage)Vft的压降。一般而言，此馈通电压Vft＝(Vgh-Vgl)Cgd/(CLC+Cst)，其中Vgh为薄膜晶体管处于开启状态的闸极电压，而Vgl为薄膜晶体管处于关闭状态的闸极电压。
承上述，由于本发明的修补方法可能造成瑕疵画素单元的储存电容值的改变，因此依照上述的公式，将导致馈通电压Vft的增加(如图11中虚线所示)。在此种情况下，会使得瑕疵画素单元与其它正常画素单元的显示灰阶不同，例如在暗态的画面下产生亮点的问题。
有鉴于此，本发明更提出另一种薄膜晶体管数组基板的设计。请参考图12，其绘示为本发明的一种薄膜晶体管数组基板的示意图，其中为简化图示，图12仅绘出部分组件，关于其它详细的结构与变化，请参考上述实施例的说明。如图12所示，薄膜晶体管1210例如包括一闸极1212、一通道层1214、一源极/汲极1216以及一延伸电极1218。其中，闸极1212是耦接至扫瞄配线1220，而信道层1214是配置于闸极1212上。此外，源极/汲极1216是配置于闸极1212上方的通道层1214上，并分别耦接至其所对应的数据配线1230与画素电极1240。另外，延伸电极1218例如是与源极/汲极1216为同一层的结构，其例如是与源极/汲极1216同时形成。延伸电极1218是耦接于源极/汲极1216的一侧，并延伸至其所对应的扫瞄配线1220的上方，以与扫瞄配线1220形成一寄生电容(parasitic capacitor)。
如此一来，在对瑕疵画素单元进行修补时，若涉及改变储存电容值的情形，则可移除此瑕疵画素单元内的至少部份延伸电极1218。举例而言，例如可移除延伸电极1218与源极/汲极1216的连接的部份或是直接移除扫瞄配线1220上方的部份或全部的延伸电极1218，来改变扫瞄配线1220与延伸电极1218间的寄生电容值的大小，通过以补偿因修补造成的储存电容值的变化。
本发明的薄膜晶体管数组基板及其修补方法是可应用于一多区域垂直配向的液晶显示面板内，其中配合画素电极上原有的狭缝来对画素电极进行切割，以使得对应于瑕疵电容的部分画素电极可确实与导线电性绝缘，而维持此画素单元的正常显示。当然，本发明的薄膜晶体管数组基板及其修补方法并不仅适用于多区域垂直配向的液晶显示器上，在本发明的其它实施例中，其更例如可以是扭转向列型(Twisted Nematic，TN)或超扭转向列型(Super Twisted Nematic，STN)等其它类型的液晶显示面板，而即使薄膜晶体管数组基板的画素电极上不具有狭缝，本发明的修补方法仍可通过由改变切割路径来达到隔绝瑕疵电容的目的。
此外，上述实施例及其图示仅为举例的用，其中例如点瑕疵或导电残留物的位置、数量等当随实际情形而有所不同，而形成瑕疵电容的因素亦不限于上述的点瑕疵或导电残留物。另外，虽然上述实施例所绘示的每一上电极仅包括一第一子上电极与一第二子上电极，但在不脱离本发明的精神范围内，熟习此技艺者更可依据实际状况与设计需求改变上电极的数量、形状或位置，而连接部亦为一选择性的设计，其功效在于减少激光移除所需花费的工时与成本。
综上所述，本发明的薄膜晶体管数组基板及其修补方法至少具有下列特征与优点(一)通过由一导线将上电极与画素电极的连接位置(接触窗)移至上电极外，其中只需移除部分的导线便可使上电极与画素电极电性绝缘，因此有助于简化修补动作，并可提高修补的良率。
(二)应用于多区域垂直配向的液晶显示面板时，导线可对应配置于彩色滤光基板上的条状凸起物的下方，因此不会对液晶显示面板的开口率造成影响。
(三)应用于多区域垂直配向的液晶显示面板时，可搭配画素电极上原有的狭缝进行修补，因此可缩小加工面积，进而降低所需耗费的工时。
(四)搭配画素电极上原有的狭缝进行修补，而不需对金属层(如共享配线或上电极等)上方的画素电极进行加工，因此可避免对下方的金属层造成损害，进而提高修补的良率。
(五)导线、上电极是与数据配线(以及薄膜晶体管的源极/汲极)同时形成，因此不需增加额外的制程步骤，而不会造成成本上的负担。
(六)可于制作画素电极的同时，形成对应于导线、上电极的多个开口，以避免画素电极与下方的导线或上电极误熔接，而有利于修补时的激光熔接与/或激光移除等步骤的进行。
(七)可在扫瞄配线与源极/汲极之间设计一寄生电容，用以补偿修补后可能造成的馈通电压的差异，进而确保显示的品质。
虽然本发明已以较佳实施例揭露如上，然其并非用以限定本发明，任何熟习此技艺者，在不脱离本发明的精神和范围内，当可作些许的更动与润饰，因此本发明的保护范围当视后附的申请专利范围所界定者为准。
权利要求
1.一种薄膜晶体管数组基板，其特征在于，包括一基板；复数条扫描配线，配置于该基板上；复数条数据配线，配置于该基板上，且该数据配线与该扫描配线是于该基板上划分出复数个画素区域；复数条共享配线，配置于该基板上，且每一该共享配线的部分是位于该画素区域其中之一内；复数个画素单元，配置于该基板上，且每一该画素单元是位于该画素区域其中之一内，以通过由其所对应的该扫描配线其中之一与该数据配线其中之一进行驱动，其中每一该画素单元包括一薄膜晶体管，是耦接至其所对应的该扫描配线与该数据配线；一画素电极，配置于其所对应的该共享配线的上方，并耦接至该薄膜晶体管；一上电极，位于该画素电极与其所对应的该共享配线之间；以及一导线，该导线之一端是连接于该上电极之一侧，且该导线的另一端是延伸至该共享配线外，并耦接至该画素电极。
2.如权利要求1所述的薄膜晶体管数组基板，其特征在于，更包括一保护层，其是覆盖该薄膜晶体管，并配置于该上电极与该画素电极之间。
3.如权利要求2所述的薄膜晶体管数组基板，其特征在于，每一该画素单元更包括一接触窗，该接触窗是位于该保护层内，并连接于其所对应的该导线与该画素电极之间。
4.如权利要求3所述的薄膜晶体管数组基板，其特征在于，每一该导线包括一桥接部与一接触部，其中该接触部是连接至其所对应的该接触窗，而该桥接部是连接于该接触部与其所对应的该上电极之间。
5.如权利要求1所述的薄膜晶体管数组基板，其特征在于，每一该上电极包括一第一子上电极，该导线其中之一的一端是连接于该第一子上电极的一侧；一第二子上电极；以及一连接部，其是连接于该第一子上电极与该第二子上电极之间。
6.如权利要求5所述的薄膜晶体管数组基板，其特征在于，所述该画素电极对应于每一该第一子上电极的位置上具有一第一开口。
7.如权利要求5所述的薄膜晶体管数组基板，其特征在于，所述该画素电极对应于每一该第二子上电极的位置上具有一第二开口。
8.如权利要求5所述的薄膜晶体管数组基板，其特征在于，所述该共享配线对应于每一该连接部的位置上具有一第三开口。
9.如权利要求1所述的薄膜晶体管数组基板，其特征在于，所述该画素电极对应于每一该导线的位置上具有一第四开口。
10.如权利要求1所述的薄膜晶体管数组基板，其特征在于，所述每一该画素电极具有至少一狭缝。
11.如权利要求10所述的薄膜晶体管数组基板，其特征在于，所述每一该狭缝的边缘是呈锯齿状。
12.如权利要求10所述的薄膜晶体管数组基板，其特征在于，所述每一该导线是位于两相邻的狭缝之间，且每一该导线的延伸方向是与其相邻的该狭缝平行。
13.如权利要求1所述的薄膜晶体管数组基板，其特征在于，所述每一该薄膜晶体管包括一闸极，耦接至其所对应的该扫瞄配线；一信道层，配置于该闸极上；一源极/汲极，配置于该闸极上方的该通道层上，并分别耦接至其所对应的该数据配线与该画素电极；以及一延伸电极，耦接于该源极/汲极的一侧，且该延伸电极是延伸至其所对应的该扫瞄配线的上方，以与该扫瞄配线形成一寄生电容。
14.一种薄膜晶体管数组基板的修补方法，适于对权利要求1所述的薄膜晶体管数组基板进行修补，其特征在于，当该上电极其中之一与该共享配线其中之一之间具有颗粒及/或孔洞，而使得其所对应的该画素单元成为一瑕疵画素单元时，该修补方法包括移除该瑕疵画素单元的部分该导线，以使得该瑕疵画素单元的该上电极与该画素电极电性绝缘；以及将该瑕疵画素单元的该上电极与其所对应的该共享配线相熔接。
15.如权利要求14所述的薄膜晶体管数组基板的修补方法，其特征在于，在移除该瑕疵画素单元的部分该导线之前，更包括在该瑕疵画素单元的该画素电极上形成对应于该导线的一第一开口。
16.如权利要求14所述的薄膜晶体管数组基板的修补方法，其特征在于，所述移除该瑕疵画素单元的部分该导线的方法包括激光移除。
17.如权利要求14所述的薄膜晶体管数组基板的修补方法，其特征在于，在将该瑕疵画素单元的该上电极与其所对应的该共享配线相熔接之前，更包括在该瑕疵画素单元的该画素电极上形成对应于熔接处的一第二开口。
18.如权利要求14所述的薄膜晶体管数组基板的修补方法，其特征在于，将该瑕疵画素单元的该上电极与其所对应的该共享配线相熔接的方法包括激光熔接。
19.一种薄膜晶体管数组基板的修补方法，适于对权利要求5所述的薄膜晶体管数组基板进行修补，其特征在于，当该第一子上电极其中之一与该数据配线其中之一之间具有一导电残留物，而使得其所对应的该画素单元成为一瑕疵画素单元时，该修补方法包括移除该瑕疵画素单元的该上电极的部分该连接部，以使得该瑕疵画素单元的该第一子上电极与该第二子上电极电性绝缘；移除该瑕疵画素单元的部分该导线，以使得该瑕疵画素单元的该第一子上电极与该画素电极电性绝缘；以及将该瑕疵画素单元的该第二子上电极与其所对应的该共享配线相熔接。
20.如权利要求19所述的薄膜晶体管数组基板的修补方法，其特征在于，在移除该瑕疵画素单元的该上电极的部分该连接部之前，更包括在该瑕疵画素单元的该共享配在线形成对应于该连接部的一第三开口。
21.如权利要求19所述的薄膜晶体管数组基板的修补方法，其特征在于，在移除该瑕疵画素单元的部分该导线之前，更包括在该瑕疵画素单元的该画素电极上形成对应于该导线的一第四开口。
22.如权利要求19所述的薄膜晶体管数组基板的修补方法，其特征在于，在将该瑕疵画素单元的该第二子上电极与其所对应的该共享配线相熔接之前，更包括在该瑕疵画素单元的该画素电极上形成对应于熔接处的一第二开口。
23.如权利要求19所述的薄膜晶体管数组基板的修补方法，其特征在于，所述移除该瑕疵画素单元的该上电极的部分该连接部的方法包括激光移除。
24.如权利要求19所述的薄膜晶体管数组基板的修补方法，其特征在于，所述移除该瑕疵画素单元的部分该导线的方法包括激光移除。
25.如权利要求19所述的薄膜晶体管数组基板的修补方法，其特征在于，将该瑕疵画素单元的该第二子上电极与其所对应的该共享配线相熔接的方法包括激光熔接。
26.如权利要求19所述的薄膜晶体管数组基板的修补方法，其特征在于，所述每一该薄膜晶体管包括一闸极，耦接至其所对应的该扫瞄配线；一信道层，配置于该闸极上；一源极/汲极，配置于该闸极上方的该通道层上，并分别耦接至其所对应的该数据配线与该画素电极；以及，一延伸电极，耦接于该源极/汲极的一侧，且该延伸电极是延伸至其所对应的该扫瞄配线的上方，以与该扫瞄配线形成一寄生电容，该修补方法更包括移除该瑕疵画素单元内的至少部份该延伸电极，以改变该寄生电容值的大小。
27.一种薄膜晶体管数组基板的修补方法，适于对权利要求5所述的薄膜晶体管数组基板进行修补，其特征在于，当该第二子上电极其中之一与该数据配线其中之一之间具有一导电残留物，而使得其所对应的该画素单元成为一瑕疵画素单元时，该修补方法包括移除该瑕疵画素单元的该上电极的部分该连接部，以使得该瑕疵画素单元的该第二子上电极与该第一子上电极电性绝缘。
28.如权利要求27所述的薄膜晶体管数组基板的修补方法，其特征在于，在移除该瑕疵画素单元的该上电极的部分该连接部的前，更包括在该瑕疵画素单元的该共享配在线形成对应于该连接部之一开口。
29.如权利要求27所述的薄膜晶体管数组基板的修补方法，其特征在于，所述移除该瑕疵画素单元的该上电极的部分该连接部的方法包括激光移除。
30.如权利要求27所述的薄膜晶体管数组基板的修补方法，其特征在于，所述每一薄膜晶体管包括一闸极，耦接至其所对应的该扫瞄配线；一信道层，配置于该闸极上；一源极/汲极，配置于该闸极上方的该通道层上，并分别耦接至其所对应的该数据配线与该画素电极；以及，一延伸电极，耦接于该源极/汲极的一侧，且该延伸电极是延伸至其所对应的该扫瞄配线的上方，以与该扫瞄配线形成一寄生电容，该修补方法更包括移除该瑕疵画素单元内的至少部份该延伸电极，以改变该寄生电容值的大小。
31.一种薄膜晶体管数组基板的修补方法，适于对权利要求1所述的薄膜晶体管数组基板进行修补，其特征在于，当两相邻的画素电极之间具有一导电残留物或当该画素电极其中之一与其所对应的该共享配线之间具有颗粒及/或孔洞，而使得其所对应的该画素单元成为一瑕疵画素单元时，该修补方法包括移除该瑕疵画素单元的部分该画素电极，以使得该导电残留物与该导线电性绝缘。
32.如权利要求31所述的薄膜晶体管数组基板的修补方法，其特征在于，所述每一该画素电极具有至少一狭缝，且每一该狭缝是横跨于其所对应的该上电极的上方，而通过由所移除的该瑕疵画素单元的部分该画素电极以及其所对应的该狭缝，可使得该导电残留物与该导线电性绝缘。
33.如权利要求31所述的薄膜晶体管数组基板的修补方法，其特征在于，所述移除该瑕疵画素单元的部分该画素电极的方法包括激光移除。
34.如权利要求31所述的薄膜晶体管数组基板的修补方法，其特征在于，所述每一该薄膜晶体管包括一闸极，耦接至其所对应的该扫瞄配线；一信道层，配置于该闸极上；一源极/汲极，配置于该闸极上方的该通道层上，并分别耦接至其所对应的该数据配线与该画素电极；以及，一延伸电极，耦接于该源极/汲极的一侧，且该延伸电极是延伸至其所对应的该扫瞄配线的上方，以与该扫瞄配线形成一寄生电容，该修补方法更包括移除该瑕疵画素单元内的至少部份该延伸电极，以改变该寄生电容值的大小。
全文摘要
一种薄膜晶体管数组基板及其修补方法，其中薄膜晶体管数组基板包括一基板、多条扫描配线、多条资料配线、多条共享配线与多个画素单元。扫描配线与数据配线是于基板上划分出多个画素区域，而每一画素单元是位于画素区域其中之一内。每一画素单元包括一薄膜晶体管、一画素电极、一上电极以及一导线，其中薄膜晶体管是耦接至其所对应的扫描配线与数据配线，画素电极是配置于其所对应的共享配线的上方，并耦接至薄膜晶体管，上电极是位于画素电极与其所对应的共享配线之间，而导线是配置于共享配线外，并耦接于上电极与画素电极之间。通过由此薄膜晶体管数组基板可对多种不同型态的瑕疵画素单元进行修补。
文档编号H01L21/77GK1632951SQ20051000383
公开日2005年6月29日 申请日期2005年1月12日 优先权日2005年1月12日
发明者黄韦凯, 陈奕任, 蔡承勋, 王炯宾 申请人:友达光电股份有限公司