专利名称：具有轻掺杂漏极结构的薄膜晶体管的制作方法
技术领域：
本发明涉及一种薄膜晶体管(TFT)，特别是涉及一种具有轻掺杂漏极(LDD)结构的TFT。
背景技术：
一般地，TFT包括半导体层、栅极和源/漏极。半导体层包括源/漏极区域和置于源/漏极区域之间的沟道区，且其可以由多晶硅或非晶硅形成。通常使用多晶硅，因为其比非晶硅具有更高的电子迁移率。
不过，多晶硅TFT有着比非晶硅TFT更高的关态泄漏电流(off current)。在多晶硅TFT的源/漏极区域和沟道区之间形成LDD区域可以减小其关态泄漏电流，因为LDD区域可以防止沟道区和源/漏极区域之间的电场快速增强。LDD区域还可以抑制随着沟道区长度的减少产生热载流子效应(HCE)。因此，LDD区域可以改善沟道的可靠性。
不过，在LDD区域中，掺杂离子的分布可能对TFT的特性，包括沟道的可靠性有着相当大的影响。
发明内容
本发明提供了一种薄膜晶体管(TFT)，其中通过优化在LDD区域中掺杂的离子的分布可以改善包括沟道可靠性在内的电特性。
本发明的其他特点将在以下的描述中阐明，且其一部分将从描述中明了，或者可通过本发明的实践获知。
本发明公开了一种TFT，其包括半导体层，该半导体层包括源/漏极区域、位于源/漏极区域之间的沟道区域、以及位于沟道区域和源极区域之间或沟道区域和漏极区域之间的LDD区域。在半导体层中掺杂的离子的投射范围从LDD区域中的半导体层的表面扩展到第一深度。
本发明还公开了一种用于制造TFT的方法，其包括在衬底上形成半导体层，在该半导体层上形成栅极绝缘层，在该栅极绝缘层上形成栅极，将所述栅极边缘之外的栅极绝缘层蚀刻出第一深度。形成一LDD区域，在该区域中半导体层中掺杂的离子的投射范围从半导体层的表面扩展到第一深度。
本发明还公开了一种用于形成半导体层的LDD区域的方法，其包括在对半导体层进行离子掺杂之前通过蚀刻一层来控制LDD区域中离子渗透的深度。
应当理解，上述一般说明和以下的详细说明都是示范性和解释性的，意在提供权利要求所述的本发明的进一步解释。
本说明所包含的附图提供了对本发明进一步的理解，其被引入并构成本说明的一部分，阐明了本发明的实施例，并与说明一起解释了本发明的原理。
图1A和图1B为示出依据本发明的示范性实施例的具有LDD结构的TFT和用于描述其制造方法的横截面图。
图2为图1B中区域P的展开图。
图3是示出TFT传输特性的曲线图。
图4为示出10V栅极电压时TFT漏极电流特性。
具体实施例方式
现在将参照附图结合示范性实施例对本发明进行详细描述。为了提供参考，在所有几幅图中同样的参考符号均指代相应的部分。
图1A和图1B为示出依据本发明的示范性实施例的具有LDD结构的TFT和用于描述其制造方法的横截面图。图2为图1B中区域P的展开图。
参考图1A，缓冲层15可以形成在衬底10上，该衬底可以是玻璃或塑料衬底。该缓冲层15可以由氧化硅膜、氮化硅膜或氮氧化硅膜形成，其保护随后形成的TFT不受衬底10内的杂质的影响。
半导体层20形成在该缓冲层15上。该半导体层20可以通过利用准分子激光退火(ELA)晶化非晶硅膜、随后的横向固化(SLS)、金属诱导结晶(MIC)或金属诱导侧向结晶(MILC)的方法由多晶硅膜形成。晶化优选利用ELA或SLS方法进行，这两种方法可以在相对低的温度下进行且具有较少的污染。不过，ELA或SLS方法可能会因为表面突起部分使半导体层20具有粗糙表面。
半导体层20可以是约500到600厚，以便获得满意的晶化效率。
栅极绝缘层30可以形成在半导体层20上。该栅极绝缘层30可以由氧化硅膜、氮化硅膜或氧化硅膜和氮化硅膜的双层膜形成。该栅极绝缘层30优选形成具有能满足适当介质强度和TFT阈值电压的厚度。此外，该栅极绝缘层30优选形成以覆盖住半导体层20的表面突起部分。如果该栅极绝缘层30没有完全覆盖半导体层20的表面突起部分，半导体层20和随后形成的栅极之间的漏电流会增大。因此，该栅极绝缘层30可以是约500到1000厚。
屏蔽半导体层20的中心部分的第一光致抗蚀剂图案90可以随后形成在栅极绝缘层30上。可以利用第一光致抗蚀剂图案90作为掩模，在高剂量的条件下向半导体层20的高浓度掺入n型或p型离子，由此在该半导体层20中形成源/漏极区域20a。如果掺杂n型离子，剂量条件可以是约8E14到1E15离子/cm2。
离子掺杂可以在约10到90keV的加速电压条件下进行。如果超过90keV，可能难以在衬底之上均匀地控制加速电压，而如果加速电压低于10keV，可能难以控制离子束。可以优选地在80keV或更低的加速电压条件下进行离子掺杂以便在衬底上方均匀地控制加速电压。即使是在约90keV的最大的加速电压下进行的离子掺杂，因栅极绝缘层30的厚度原因，掺杂在源/漏极区域20a中的离子的投射范围Rp仍可能位于接近半导体层20的上表面20U处。
参考图1B和图2，图1A中的第一光致抗蚀剂图案90被移除，并在具有源/漏极区域20a的衬底10上形成了栅极导电膜。该栅极导电膜可以由从铝(Al)、铝合金(Al合金)、钼(Mo)和钼合金(Mo合金)构成的组中选出的一种金属形成。更为优选地，栅极导电膜可以由钼-钨合金形成。
比第一光致抗蚀剂图案窄的第二光致抗蚀剂图案(未示出)可以形成在该栅极导电膜上。然后可以使用第二光致抗蚀剂图案作为掩模，蚀刻该栅极导电膜以形成栅极40。然后可以使用该栅极40作为掩模，将图1A中的栅极绝缘层30蚀刻深达第一厚度W，由此形成栅极绝缘层31，该栅极绝缘层31在栅极40的周边外侧被蚀刻深达第一厚度W。然后移除该第二光致抗蚀剂图案，并使用栅极40作为掩模在低剂量条件下向半导体层20的低浓度掺杂离子，由此在半导体层20中形成LDD区域20b，并界定沟道区域20c。因此，半导体层20包括源/漏极区域20a、位于源/漏极区域20a之间的沟道区域20c、以及位于沟道区域20c和源/漏极区域20a之间的LDD区域20b。可以使用同样导电类型的离子形成LDD区域20b和源/漏极区域20a。此外，LDD区域上的栅极绝缘层31比沟道区域20c上的栅极绝缘层31薄。这一厚度差可以深达第一厚度W。
向低浓度掺杂离子并非意味着绝对低浓度，而意味着与高浓度相比相对较低的浓度。因此，与用于形成源/漏极区域20a的离子掺杂剂量条件相比，用于形成LDD区域20b的离子掺杂可以在其100倍或更少的剂量条件下进行。特别地，当离子为n型离子时，用于形成LDD区域20b的离子掺杂可以在1E13到5E13离子/cm2的剂量条件下进行。
用于形成LDD区域20b的离子掺杂可以在与用以形成源/漏极区域20a的离子掺杂相同的加速电压条件下进行。
LDD区域20b中掺杂的离子的投射范围Rp_LDD从半导体层20U的表面扩展到位于第一深度的点。在LDD区域20b中掺杂的离子的射程不同于在源/漏极区域20a中掺杂的离子的射程。这是因为用于形成LDD区域20b的离子是通过更薄的栅极绝缘层31掺杂到半导体层20中的，该栅极绝缘层31被蚀刻了深达第一厚度W。第一深度可以等于第一厚度W。因此，调节第一厚度W可以控制第一深度。尽管第一深度可以优选为半导体层20的厚度的一半，考虑到离子掺杂过程中的误差，第一深度可以满足如下的数学表达式<数学表达式>
(半导体层的厚度/2)-100≤第一深度≤(半导体层的厚度/2)+100因此，掺杂在LDD区域20b中的一定浓度的或更高浓度的离子可能会位于接近半导体层20的下表面20L的地方，这可以改善沟道的可靠性。
图3为示出TFT传输特性的曲线图，而图4为示出10V栅极电压下TFT漏极电流特性的曲线图。在图3和图4中，参考字母A表示按照如下方式下制造的第一TFT A在LDD区域中掺杂的离子的投射范围延伸到依据本发明示范性实施例的半导体层的中心部分，而参考字母B表示按照如下方式下制造的第二TFT B掺杂在LDD区域中的离子的投射范围位于半导体层的上表面。
参照图3，第一TFT A具有比第二TFT B低的关态泄漏电流。
参照图4，第一TFT A具有比第二TFT B高的漏极电流(@栅极电压Vg＝10V)。
因此，与第二TFT B相比，依据本发明示范性实施例的第一TFT A可具有改善的沟道可靠性和输出特性。
根据本发明的示范性实施例，将在LDD区域中掺杂的离子的投射范围扩展到半导体层的中心部分可以改善TFT的沟道可靠性和输出特性。
本领域的普通技术人员应当很清楚，在不脱离本发明的精神和范围的前提下可以在本发明中做出很多修改和变化。因此，只要处于所附权利要求及其等价表述的范围之内，本发明旨在覆盖本发明的各种修改和变化。
权利要求
1.一种薄膜晶体管，其包括一半导体层，其包括一源极区域和一漏极区域；一在源极区域和漏极区域之间的沟道区域；以及一在沟道区域和源极区域之间或沟道区域和漏极区域之间的轻掺杂漏极(LDD)区域，其中，所述半导体层中掺杂的离子的投影范围从轻掺杂漏极区域中的半导体层的表面扩展到第一深度。
2.如权利要求1所述的薄膜晶体管，其中第一深度满足如下的数学表达式<数学表达式1>(半导体层的厚度/2)-100≤第一深度≤(半导体层的厚度/2)+100。
3.如权利要求1所述的薄膜晶体管，其中半导体层是利用准分子激光退火或连续的横向固化方法晶化的。
4.如权利要求1所述的薄膜晶体管，其还包括一在半导体层上的栅极绝缘层；以及一在栅极绝缘层上的栅极，其中轻掺杂漏极区域上的栅极绝缘层部分比沟道区域上的栅极绝缘层部分薄出第一厚度。
5.如权利要求4所述的薄膜晶体管，其中第一厚度和第一深度为同样的距离。
6.一种用于制造薄膜晶体管的方法，其包括在衬底上形成一半导体层；在半导体层上形成一栅极绝缘层；在栅极绝缘层上形成一栅极；将栅极边缘之外的栅极绝缘层蚀刻掉第一深度；以及形成轻掺杂漏极(LDD)区域，在该轻掺杂漏极区域中，在半导体层中掺杂的离子的投射范围从半导体层的表面扩展到第一深度。
7.如权利要求6所述的方法，其中第一深度满足如下的数学表达式<数学表达式1>(半导体层的厚度/2)-100≤第一深度≤(半导体层的厚度/2)+100。
8.如权利要求6所述的方法，其中第一厚度和第一深度大体相同。
9.如权利要求6所述的方法，其中用于形成轻掺杂漏极的离子掺杂是在约80到约90keV范围内的加速电压条件下进行的。
10.如权利要求6所述的方法，其中用于形成所述轻掺杂漏极区域的离子掺杂是在约1×1013到约5×1013离子/cm2范围的剂量条件下进行的。
全文摘要
一种具有LDD结构的薄膜晶体管，其可以改善其沟道可靠性与输出特性。一半导体层包括源/漏极区域、一位于源/漏极区域之间的沟道区域、以及一位于沟道区域和源/漏极区域之间的LDD区域，其中在半导体层上掺杂的离子的投射范围从LDD区域中的半导体层的表面扩展到第一深度。
文档编号H01L21/336GK1655366SQ200510008029
公开日2005年8月17日 申请日期2005年2月7日 优先权日2004年2月12日
发明者崔圭焕 申请人:三星Sdi株式会社