专利名称：薄膜型芯片电阻器的制造方法
技术领域：
本发明涉及在耐热绝缘材料的芯片基板的表面上制造芯片电阻器的方法，该芯片电阻器是由溅射或真空蒸镀等的薄膜处理将电阻器变为薄膜状而形成的。
背景技术：
一般，这种薄膜型芯片电阻器具有如下的结构例如在特开2001-35702号公报中所述，且如图1以及图2中所示，在陶瓷等的耐热绝缘材料的芯片基板1的表面上，由溅射等的薄膜处理，将薄膜电阻体2变为两端为广幅部2a、2b，中间为窄幅部2c的图案图形而形成。
此外，在所述薄膜型芯片电阻器中，具有如下的结构如图2(a)所示，在该电阻体2的两端的广幅部2a、2b上重叠形成电极3、4，在这两个电极3、4的表面上设置连接用凸台(bump)5、6，还有形成覆盖所述电阻体2的盖层(cover coat)7；或者，具有以下结构如图2(b)中两点划线所示，在该电阻体2的两端的广幅部2a、2b上重叠形成电极8、9，在所述芯片基板1的两端面上设置连接用端子电极10、11，还有形成覆盖所述电阻体2的盖层12。
以往，在制造所述薄膜型芯片电阻器时，采用以下所述的方法。
即下述的方法i)首先，如图3以及图4所示，准备下述的原材料板A该原材料板A是将多个所述芯片基板1沿纵向以及横向并列一体化，且在表面上设置用于分割为每个所述芯片基板1的纵方向的切槽A1以及横方向的切槽A2而构成的。
ii)将所述原材料板A的整体装填到密封容器内，通过对其表面使用构成电阻体2的材料对像进行溅射，或进行真空蒸镀等的薄膜处理，在所述原材料板A的表面的整体上，如图5所示，将在所述电阻体2上的导体膜B形成为薄膜状。
iii)接着，如图6所示，在所述导体膜B的表面的整体上形成负抗蚀膜C后，通过对该抗蚀膜C在每个所述芯片基板1的位置上设置与所述电阻体2相同的图案形状的通孔D1等光透过部而构成光掩膜D，将光掩膜D重叠的状态下照射曝光，使所述负抗蚀膜C感光。
iv)接着，通过进行浸渍在显影液中的显影处理，如图7所示，在所述各芯片基板1的位置上残留形成所述电阻体2的图案形状的抗蚀膜C，去除其它部分的抗蚀膜。
v)接着，将所述原材料板A的整体浸渍在可溶解所述导体膜B的蚀刻溶液中，进行蚀刻处理，如图8所示，通过将在所述导体膜B中未覆盖所述抗蚀膜C的部分溶解、去除，在所述抗蚀膜C的下侧残留形成规定图案形状的电阻体2。
vi)接着，如图9所示，将所述抗蚀膜C由基于干灰化或溶液的抗蚀剂剥离等而去除后，将所述原材料板A沿所述纵切槽A1以及横切槽A2断裂分割，形成按每个的多个芯片基板1。
即，现有的制造方法是下述的方法在预先设置纵切槽A1以及横切槽A2而形成的原材料板A的表面整体上，将导体膜B通过溅射或真空蒸镀而形成，然后，通过使用对于该导体膜B的抗蚀膜C进行光蚀刻，形成规定图案形状的电阻体2后，将所述原材料板A沿所述各切槽A1、A2分割为多个按每个的芯片基板1。
但是，在现有的制造方法中，在原材料板A的表面通过溅射或真空蒸镀而形成导体膜B时，通过将该溅射或真空蒸镀的导体膜B也形成在所述原材料板A的表面的预先设置的各切槽A1、A2内，从而在此之后的蚀刻处理工序中，必须按照将所述导体膜B中不需要的部分，即将所述各切槽A1、A2内的部分也完全去除的方式进行。
在该蚀刻处理工序中，如果在所述各切槽A1、A2内残留导体膜B，那么不仅很难将所述原材料板A分割为每个芯片基板1，而且，在进行如上所述的分割前，在对该电阻体2以在其两端接触通电用的触针的状态通电并测定电阻值的同时，按照使该电阻值变为规定值的方式进行修整调整时，由于残留在所述各切槽A1、A2内的导体膜B，因此不能测定准确的电阻值，从而修整调整的精度降低，制品的成品率下降。
并且，即使在将所述原材料板A沿各切槽A1、A2进行分割后，由于在切槽A1、A2的部分中残留导体膜，如图2(b)所示，在形成连接用端子电极10、11后，在该连接用端子电极10、11的表面上形成用于提高锡焊性能的镀层时，在如上所述残留的导体膜的部分中产生电镀不良的情况。
然而，所述溅射等的薄膜处理的导体膜B也形成在所述各切槽A1、A2内较深的部分中，因此该部分的膜厚比其他部分即表面的部分大幅变厚，因此，在将所述导体膜B中所述各切槽A1、A2内的部分通过蚀刻处理完全去除时，肯定会将蚀刻处理的时间变长。
在蚀刻处理中需要长时间，肯定会带来制造成本的增加，而且在蚀刻处理中，将该蚀刻处理在所述抗蚀膜C的下侧也进行，不能将电阻体2形成规定的图案形状，或，将所述抗蚀膜C浸在蚀刻液中而在电阻体2上产生小孔，因此像其电阻值大于规定值那样，增大了不良产品的产生几率。
发明内容
本发明正是将提供解决这些问题的制造方法作为技术课题的发明。
本发明的第1方案如下一种薄膜型芯片电阻器的制造方法，其特征在于，具备制造将构成一个芯片电阻器的多个芯片基板沿纵向以及横向并列一体化而构成的原材料板，在其表面设置用于分割为每个所述芯片基板的纵切槽以及横切槽的工序；或者，对于将构成一个芯片电阻器的多个芯片基板沿纵向以及横向并列一体化而构成的原材料板，以在其表面设置用于分割为每个所述芯片基板的纵切槽以及横切槽的方式制造的工序；且还具备向所述原材料体的表面，以在该表面中的所述各芯片基板的位置上具备与电阻体相同图案形状的通孔从而覆盖所述纵切槽以及横切槽部分的方式重叠掩片，而在该状态下，在所述原材料板的表面上由薄膜处理而形成导体膜的工序。
根据所述的构成，通过将在所述原材料板的表面上形成导体膜的工序，在向所述原材料体的表面，以在该表面中的所述各芯片基板的位置上具备与电阻体相同图案形状的通孔从而覆盖所述纵切槽以及横切槽部分的方式重叠掩片的状态下进行，在所述纵切槽以及横切槽内不会形成导体膜，或很少形成，而在该状态下，可由导体膜将电阻体形成规定的图案形状而形成，因此可省略蚀刻处理工序，可大幅减小制造成本以及不良品的产生率。
本发明的第2方案如下。一种薄膜型芯片电阻器的制造方法，具备制造将构成一个芯片电阻器的多个芯片基板沿纵向以及横向并列一体化而构成的原材料板，在其表面设置用于分割为每个所述芯片基板的纵切槽以及横切槽的工序，或者，对于将构成一个芯片电阻器的多个芯片基板沿纵向以及横向并列一体化而构成的原材料板，以在其表面设置用于分割为每个所述芯片基板的纵切槽以及横切槽的方式制造的工序，且还具备在所述原材料体的表面上由薄膜处理形成导体膜的工序；在所述原材料板的表面上形成抗蚀膜的工序；对于所述抗蚀膜，以在所述各芯片基板的部分将抗蚀膜形成为与电阻体相同形状而残留的方式，进行照射曝光而显影的工序；去除所述抗蚀膜后，将所述原材料体分割为所述每个芯片基板的工序；其特征在于形成所述导体膜的薄膜处理工序，是在向所述原材料板的表面重叠掩片的状态下进行的工序，其中，所述掩片以仅覆盖所述原材料板的表面中的所述纵切槽以及横切槽部分的方式构成。
根据所述构成，在薄膜处理工序中，通过掩片，可不在所述纵切槽以及横切槽内形成导体膜、或可很少形成导体膜，而在此之后，可缩短在蚀刻处理工序中所需要的时间，因此可大幅减少电阻体不形成为规定的图案形状或产生像在电阻器中产生小孔那样的不良品的概率。并且，与所述蚀刻处理工序的时间的缩短和不良品的产生率的降低相对应，可大幅减小制造成本。
特别地，根据本发明的第2方案，由于可由使用对导体膜的抗蚀膜进行的干灰化形成所述电阻体，因此与所述第1方案相比，具有进一步谋求电阻体的微细化的优点。
此外，本发明的第3方案的特征在于，所述掩片中的覆盖所述纵切槽以及横切槽部分的宽度尺寸是所述纵切槽以及横切槽的槽宽尺寸的1.1～4倍。
此外，本发明的第4方案的特征在于，在所述第1或第2方案中，所述掩片是由非磁性体制造。
此外，本发明的第5方案的如下。一种薄膜型芯片电阻器的制造方法，其特征在于，具备制造将构成一个芯片电阻器的多个芯片基板沿纵向以及横向并列一体化而构成的原材料板，在其表面设置用于分割为每个所述芯片基板的纵切槽以及横切槽的工序，或者，对于将构成一个芯片电阻器的多个芯片基板沿纵向以及横向并列一体化而构成的原材料板，以在其表面设置用于分割为每个所述芯片基板的纵切槽以及横切槽的方式制造的工序，且还具备在所述原材料板的表面中的至少所述各芯片基板的部分以及所述纵切槽以及横切槽的部分形成抗蚀膜的工序；在所述抗蚀膜中的所述各芯片基板的部分，对所述一个芯片电阻器中的电阻体的图案形状照射曝光而显影，形成具有所述电阻体图案形状的通孔的工序；由薄膜处理，对所述原材料板的表面形成导体膜的工序；去除所述抗蚀膜的工序；将所述原材料板分割为每一个所述各芯片基板的工序。
根据所述的构成，通过在原材料板的表面上先于溅射等的薄膜处理工序而形成抗蚀膜，可以在所述原材料板的纵切槽以及横切槽内不形成导体膜，从而可在所述原材料板的各芯片基板的部分中形成规定图案形状的电阻体，进而可省略现有的制造方法中所需要的蚀刻处理工序，因此可显著减小不良品的产生率以及制造成本。
此外，本发明的第6方案如下。一种薄膜型芯片电阻器的制造方法，具备制造将构成一个芯片电阻器的多个芯片基板沿纵向以及横向并列一体化而构成的原材料板，在其表面设置用于分割为每个所述芯片基板的纵切槽以及横切槽的工序，或者，对于将构成一个芯片电阻器的多个芯片基板沿纵向以及横向并列一体化而构成的原材料板，以在其表面设置用于分割为每个所述芯片基板的纵切槽以及横切槽的方式制造的工序，且还具备在所述原材料体的表面由薄膜处理形成导体膜的工序；在所述原材料板的表面形成抗蚀膜的工序；对于所述抗蚀膜，以在所述各芯片基板的部分将抗蚀膜形成为与电阻体相同形状而残留的方式，进行照射曝光而显影的工序；去除所述抗蚀膜后，将所述原材料体分割为所述每个芯片基板的工序；其特征在于在形成所述导体膜的薄膜处理工序前，具备在所述原材料板的表面中的至少所述纵切槽以及横切槽部分，以可去除填埋所述各切槽的埋填材料的方式形成的工序，还有，至少在所述溅射工序之后具备将所述填充材料去除的工序。
根据该构成，在原材料板的表面上形成导体膜的溅射等薄膜处理工序前，在所述原材料板的表面中的至少所述纵切槽以及横切槽的部分上，以可剥离的方式形成填埋该各切槽的埋填材料，通过将该填充材料以比所述溅射等的薄膜处理工序更晚的顺序剥离，在所述薄膜处理工序中，可在所述纵切槽以及横切槽内不形成导体膜。由此，可回避蚀刻处理工序中所需要的时间，而缩短蚀刻时间，因此可减小由蚀刻处理造成的不良品的发生率，并能抑制制造成本的增加。
此外，本发明的第7方案的特征是，所述第6方案的所述填充材料是抗蚀膜。
在所述第6方案中，如第7方案所述，通过将所述填充材料设置为抗蚀膜，可将该填充材料只设置在纵切槽以及横切槽的部分上，从而能使所述抗蚀膜的照射曝光以及显影非常简单，因此具有可进一步减小制造成本的优点。
图1是表示芯片电阻器的立体图。
图2是图1的II-II视放大截面图。
图3是表示在所述芯片电阻器的制造中所使用的原材料板的立体图。
图4是图3的IV-IV视的放大截面图。
图5是表示现有的制造方法中的第1工序的截面图。
图6是表示现有的制造方法中的第2工序的截面图。
图7是表示现有的制造方法中的第3工序的截面图。
图8是表示现有的制造方法中的第4工序的截面图。
图9是表示现有的制造方法中的第5工序的截面图。
图10是表示本发明的第1实施方式中的第1工序的立体图。
图11是表示本发明的第1实施方式中的第2工序的立体图。
图12是图11的XII-XII视放大截面图。
图13是表示本发明的第1实施方式中的第3工序的截面图。
图14是表示本发明的第2实施方式中的第1工序的立体图。
图15是表示本发明的第2实施方式中的第2工序的立体图。
图16是图15的XVI-XVI视放大截面图。
图17是表示本发明的第2实施方式中的第3工序的立体图。
图18是表示本发明的第2实施方式中的第4工序的立体图。
图19是表示本发明的第2实施方式中的第5工序的立体图。
图20是表示本发明的第3实施方式中的第1工序的截面图。
图21是表示本发明的第3实施方式中的第2工序的截面图。
图22是表示本发明的第3实施方式中的第3工序的截面图。
图23是表示本发明的第3实施方式中的第4工序的截面图。
图24是表示本发明的第3实施方式中的第5工序的截面图。
图25是表示本发明的第4实施方式中的第1工序的截面图。
图26是表示本发明的第4实施方式中的第2工序的截面图。
图27是表示本发明的第4实施方式中的第3工序的截面图。
图28是表示本发明的第4实施方式中的第4工序的截面图。
图29是表示本发明的第4实施方式中的第5工序的截面图。
图30是表示本发明的第4实施方式中的第6工序的截面图。
图31是表示本发明的第4实施方式中的第7工序的截面图。
图32是表示本发明的第4实施方式中的第8工序的截面图。
具体实施例方式
下面，根据
本发明的实施方式。
这些图中的图10～图13表示第1实施方式的制造方法。
该第1实施方式的制造方法，首先，可以与以往相同地具备对于将构成所述一个芯片电阻器的多个芯片基板1沿纵向以及横向并列一体化而的原材料板A，以在其表面上设置用于将原材料板A分割为每个所述芯片基板1的纵切槽A1以及横切槽A2的方式制造的工序。
也可不用该工序，而采用制造所述原材料板A后，在该原材料板A的表面，通过激光光线的照射等的加工处理而刻制所述纵切槽A1以及横切槽A2的工序。
除此之外，准备由不锈钢等非磁性体制造的与所述原材料板A相同大小的掩片(masking sheet)E。
在该掩片E中的所述芯片基板1的位置上，将通孔E1形成与电阻体2相同图案形状并进行穿设，通过将该掩片E如图11以及图12所示重叠在所述原材料板A的表面上，从而将所述原材料板A中的表面中的所述切槽A1以及横方向的切槽A2的部分由所述掩片E堵塞。
还有，由此，将重叠在原材料板A的表面上的掩片E，以对原材料板A例如由在其左右两侧上安装的可自由装卸的夹子F而无法沿横方向偏移移动的方式固定。
并且，在该状态中，将所述原材料板A的整体装填在密闭容器内，对其表面使用构成电阻体2的材料对象而进行溅射，或进行如真空蒸镀等薄膜处理。
通过该溅射等的薄膜工序，如图13所示，在所述原材料板A的表面的所述掩片E中的通孔E1内的部分，基于导体膜B的电阻体2变为规定的图案形状，并由所述掩片E可阻止在由所述表面中的所述掩片E堵塞的纵切槽A1以及横切槽A2内的部分中形成所述导体膜B，或以几乎很少的状态形成导体膜B。
并且，如果所述的薄膜处理结束，那么去除所述掩片E后，将所述原材料板A沿所述纵切槽A1以及横切槽A2断裂分割为多个芯片基板1的每一个。
还有，在制造具有在所述图2(b)中所示的结构的芯片电阻器的情况下，所述原材料板A的每个芯片基板1的分割按照下述顺序进行形成电极8、9后，将所述原材料板A沿切槽A1分割为棒状的原材料板，接着在该棒状的原材料板的左右两侧面上形成连接用端子电极10、11后，将该棒状的原材料板沿横切槽A2分割为基板1。
接着，图14～图19表示第2实施方式的制造方法。
该第2实施方式的制造方法具备与所述第1实施方式相同地，对于构成所述一个芯片电阻器的多个芯片基板1沿纵向以及横向并列一体化的原材料板A，在原材料板A的表面上设置用于将原材料板A分割为每个所述芯片基板1的纵切槽A1以及横切槽A2的工序；或在制造所述原材料板A后，在该原材料板A的表面上通过激光光线的照射等的加工处理而刻制所述纵切槽A1以及横切槽A2的工序。
除此之外，准备由不锈钢等的非磁性体制造的与所述原材料板A相同大小的掩片E’。
在该掩片E’中的所述芯片基体1的位置上，将通孔E1’以与电阻体2相似的形状稍微变大等的方式并以可围住电阻体2的大小进行穿设，然后，通过将该掩片E’按照图15以及图16中所示那样重叠在所述原材料板A的表面上，将所述原材料板A的表面中的所述切槽A1以及横方向的切槽A2的部分由所述掩片E’堵塞。
还有，由此，将重叠在原材料板A的表面上的掩片E’按照对原材料板A沿横方向不偏置移动的方式，由夹子F’等固定。
并且，在该状态中，将所述原材料板A的整体装填在密封容器内，对其表面使用构成电阻体2的材料对像进行溅射，或进行像进行真空蒸镀等的那种薄膜处理。
由该薄膜工序，如图17中所示，在所述原材料板A的表面中的所述掩片E’的通孔E1’内的部分上形成导体膜B’，在由所述表面中的所述掩片E’堵塞的纵切槽A1以及横切槽A2内的部分，将所述导体膜B’很少地形成，即，使形成在所述纵切槽A1以及横切槽A2内的导体膜很薄，或几乎没有。
并且，如果结束所述的溅射工序，那么以下与所述以往的情况相同，如图18所示，在所述原材料板A的表面的整体上形成负抗蚀膜C后，通过对该抗蚀膜C，在所述芯片基板1的每个位置上设置具有与所述电阻体2相同的图案形状的通孔D1等的光透过部而构成光掩膜D，将该光掩膜D重叠并照射曝光，使所述负抗蚀膜C感光。
接着，通过进行浸渍在显影液中的显影处理，如图19所示，在所述各芯片基板1的位置上残留形成所述电阻体2的图案形状的抗蚀膜C，去除其它部分的抗蚀膜C。
接着，通过将所述原材料板A的整体浸渍在可溶解所述导体膜B’的蚀刻溶液中，进行蚀刻处理，即通过将未由所述导体膜B’中的所述抗蚀膜C覆盖的部分溶解并去除，从而在所述抗蚀膜C的下侧残留形成有规定图案形状的电阻体2。
在进行该蚀刻处理时，在所述原材料板A的表面中的所述各纵切槽A1以及横切槽A2内的部分上，或将导体膜B’很薄地形成，或几乎不形成导体膜B’，因此可只将在原材料板A的表面上以薄厚度形成的导体膜B’中的未被抗蚀膜C覆盖的部分溶解，所以所述的蚀刻处理所需要的时间也与按照以往的方式即在所述各纵切槽A1以及横切槽A2内的部分上将导体膜以厚的方式形成的情况相比大幅缩短。
接着，将所述抗蚀膜C由干灰化等去除后，将所述原材料板A沿所述纵方向的切槽A1以及横方向的切槽A2断裂分割为多个芯片基板1的每一个。
还有，在该分割时，可采用所述第1实施方式中所记载的顺序。
接着，如果根据本发明者们的试验，那么在所述的第1以及第2的两个实施方式的制造中，优选将在所述掩片E、E’中覆盖所述纵切槽A1以及横切槽A2的宽度尺寸W、W’设定为所述纵切槽A1以及横切槽A2的宽度尺寸S、S’的1.1～4倍，最优选将W、W’设定为S、S’的2倍的情况。
即，虽然所述宽度尺寸W、W’也可与槽宽度尺寸S、S’相等，但在将掩片E、E’对原材料板A重合的情况下，由于存在横方向的偏差，因此如果考虑该横方向的偏差，那么优选将所述W、W’对S、S’的最小值设定为大于W、W’＝1.1×S、S’，另一方面，如果将所述W、W’变大，那么与此成比例地，从图2的芯片基板1的端面1a到电阻体2的浪费的尺寸L变大，因此优选将所述W、W’对S、S’的最大值设定为小于W、W’＝4×S、S’。
此外，通过将所述掩片E、E’变为由不绣钢等的非磁性体制造，在溅射时，由于可避免在该掩片E、E’的表面上形成导体膜，因此具有可重复使用所述掩片E、E’，同时减小材料对象的消耗的优点。
接着，图20～图24表示第3实施方式的制造方法。
该第3实施方式的制造方法具备与所述第1实施方式相同地，对于构成所述一个芯片电阻器的多个芯片基板1沿纵向以及横向并列一体化的原材料板A，在其表面上设置用于将原材料板A分割为每个所述芯片基板1的纵切槽A1以及横切槽A2的工序。
或者可以用以下工序替代上述工序，即，在制造所述原材料板A后，在该原材料板A的表面上通过激光光线的照射等的加工处理而刻制所述纵切槽A1以及横切槽A2的工序。
接着上述工序，在所述原材料板A的表面的整体上，如图20所示，形成正抗蚀膜G后，对该抗蚀膜G，如图21所示，在所述芯片基板1的每个位置上设置形成与所述电阻体2相同图案形状的通孔H1等光透过部而构成光掩膜H，通过将该光掩膜H重叠并照射曝光，使所述正抗蚀膜G感光。
接着，通过进行浸渍在显影液中的显影处理，如图22所示，一方面使所述抗蚀膜G中的所述各芯片基板1的部分上形成与所述电阻体2相同的图案形状的通孔G1，另一方面将所述纵切槽A1以及横切槽A2变为由该抗蚀膜G掩埋的状态。
接着，将所述原材料板A的整体填充到密封容器内，通过对其表面或进行使用构成电阻体2的材料对象的溅射，或进行真空蒸镀等的薄膜处理，将构成电阻体的导体膜B，如图23所示，横跨所述原材料板A的表面中的所述抗蚀膜G的通孔G1内的部分以及所述抗蚀膜G的表面的整体而形成。
在此，将所述抗蚀膜G从所述原材料板A剥离并去除。该剥离·去除是由基于氧等的等离子的干灰化而进行，或由基于浸渍在剥离液中的湿式方式，进行剥离。
通过将所述抗蚀膜G剥离·去除，在所述原材料板A的表面中的所述各芯片基板1的部分上只残留所述导体膜B中所述抗蚀膜G的通孔G1内的部分，因此如图24所示，对每一个所述各芯片基板1可将电阻体2以规定图案形状而形成。
并且，将所述原材料板A沿所述纵切槽A1以及横切槽A2分割为多个芯片基板1的每一个。
该第3实施方式的制造方法，由先于溅射等薄膜处理工序而形成抗蚀膜G，在原材料板A的表面的所述原材料板A的纵切槽A1以及横切槽A2内不形成导体膜B，而在所述原材料板A的各芯片基板1的部分上形成规定图案形状的电阻体2，因此可将在现有的制造方法中所需要的蚀刻处理工序省略。
还有，在制造所述图2(b)中所示结构的芯片电阻器的情况下，对所述原材料板A的每个芯片基板1的分割按照下述的顺序进行形成电极8、9后，将所述原材料板A沿纵切槽A1分割为棒状的原材料板，接着在该棒状的原材料板的左右两侧面上形成连接用端子电极10、11后，将该棒状的原材料板沿横切槽A2分割为芯片基板1。
接着，图25～图32表示第4实施方式的制造方法。
该第4实施方式的制造方法具备与所述第1实施方式相同地，对于构成所述一个芯片电阻器的多个芯片基板1沿纵向以及横向并列一体化的原材料板A，在原材料板A的表面上设置用于将原材料板A分割为每个所述芯片基板1的纵切槽A1以及横切槽A2的工序；或在制造所述原材料板A后，在该原材料板A的表面上通过激光光线的照射等的加工处理而刻制所述纵切槽A1以及横切槽A2的工序。
接着该工序，在所述原材料板A的表面的整体上，如图25所示，在作为所述纵切槽A1以及横切槽A2的埋填材料形成正抗蚀膜J后，通过对该抗蚀膜J，如图26所示，将在每个所述芯片基板1的位置上设置具有围住所述电阻体2的大小的通孔K1等的光透过部而构成干灰化K进行重叠并照射曝光，使所述正抗蚀膜J感光。
接着，通过进行浸渍在显影液中的显影处理，如图27所示，一方面在所述抗蚀膜J中的所述各芯片基板1的部分上形成具有围住所述电阻体2大小的通孔J1，另一方面将所述纵切槽A1以及横切槽A2变为由该抗蚀膜G掩埋的状态。
接着，将所述原材料板A的整体装到密封容器内，通过对其表面或进行使用构成电阻体2的材料对象的溅射，或进行真空蒸镀等的薄膜处理，使构成电阻体的导体膜B，如图28所示，横跨所述原材料板A的表面中的所述抗蚀膜J的通孔J1内的部分以及所述抗蚀膜J的表面的整体而形成。
接着，在所述导体膜B的表面的整体上，如图29所示，形成负抗蚀膜M后，对该抗蚀膜M，如图29所示，在每个所述芯片基板1的位置上设置形成与所述电阻体2相同图案形状的通孔N1等的光透过部而构成的干灰化N，通过将干灰化N重叠并照射曝光，使所述负抗蚀膜M感光。
接着，通过进行浸渍在显影液中的显影处理，如图30所示，在所述各芯片基板1的位置上残留形成所述电阻体2的图案形状的抗蚀膜M，并将其它部分的抗蚀膜M去除。
接着，进行将所述原材料板A的整体浸渍在可溶解所述导体膜B的蚀刻溶液中的蚀刻处理，如图31所示，通过溶解·去除未由所述导体膜B中的所述抗蚀膜M覆盖的部分，从而在所述抗蚀膜M的下侧残留形成规定的图案形状的电阻体2。
接着，如图32所示，将作为填充材料的所述抗蚀膜J以及图案形成用的所述抗蚀膜M由干灰化或基于湿式方式的剥离处理而从原材料板A剥离·去除。
在该剥离·去除时，按照先去除两个抗蚀膜J、M中的任意一方，之后去除另一方的方式进行，或者也可按照同时去除两者的方式进行。
此外，作为其它的实施方式，也可按照在由溅射等薄膜处理形成所述导体膜B后，进行作为填充材料的所述抗蚀膜J的剥离·去除。
并且，将所述原材料板A沿所述纵切槽A1以及横切槽A2分割为多个芯片基板1的每一个。
还有，在该分割时，当然可采用与所述第3实施方式相同的顺序。
该第4实施方式的制造方法中，在进行在原材料板A的表面上形成导体膜B的溅射等薄膜处理工序前，在所述原材料板A的表面中的至少所述纵切槽A1以及横切槽A2的部分，以可去除的方式形成填埋该各切槽A1、A2的埋填材料(抗蚀膜J)，并通过将该填充材料(抗蚀膜G)以比所述薄膜处理工序更靠后的顺序去除，从而在所述薄膜处理工序中，可在所述纵切槽A1以及横切槽A2内不形成导体膜B，其结果，可缩短在蚀刻处理工序中所需要的时间。
权利要求
1.一种薄膜型芯片电阻器的制造方法，其特征在于，具备制造将构成一个芯片电阻器的多个芯片基板沿纵向以及横向并列一体化而构成的原材料板，在其表面设置用于分割为每个所述芯片基板的纵切槽以及横切槽的工序，或者，对于将构成一个芯片电阻器的多个芯片基板沿纵向以及横向并列一体化而构成的原材料板，以在其表面设置用于分割为每个所述芯片基板的纵切槽以及横切槽的方式制造的工序，且还具备向所述原材料体的表面，以在该表面中的所述各芯片基板的位置上具备与电阻体相同图案形状的通孔从而覆盖所述纵切槽以及横切槽部分的方式重叠掩片，而在该状态下，在所述原材料板的表面上由薄膜处理而形成导体膜的工序。
2.一种薄膜型芯片电阻器的制造方法，具备制造将构成一个芯片电阻器的多个芯片基板沿纵向以及横向并列一体化而构成的原材料板，在其表面设置用于分割为每个所述芯片基板的纵切槽以及横切槽的工序，或者，对于将构成一个芯片电阻器的多个芯片基板沿纵向以及横向并列一体化而构成的原材料板，以在其表面设置用于分割为每个所述芯片基板的纵切槽以及横切槽的方式制造的工序，且还具备在所述原材料体的表面上由薄膜处理形成导体膜的工序；在所述原材料板的表面上形成抗蚀膜的工序；对于所述抗蚀膜，以在所述各芯片基板的部分将抗蚀膜形成为与电阻体相同形状而残留的方式，进行照射曝光而显影的工序；去除所述抗蚀膜后，将所述原材料体分割为所述每个芯片基板的工序；其特征在于形成所述导体膜的薄膜处理工序，是在向所述原材料板的表面重叠掩片的状态下进行的工序，其中，所述掩片以仅覆盖所述原材料板的表面中的所述纵切槽以及横切槽部分的方式构成。
3.根据所述权利要求1或2中所记载的薄膜型芯片电阻器的制造方法，其特征在于，所述掩片中的覆盖所述纵切槽以及横切槽部分的宽度尺寸，是所述纵切槽以及横切槽的槽宽尺寸的1.1～4倍。
4.根据所述权利要求1或2中所记载的薄膜型芯片电阻器的制造方法，其特征在于，所述掩片由非磁性体制造。
5.一种薄膜型芯片电阻器的制造方法，其特征在于，具备制造将构成一个芯片电阻器的多个芯片基板沿纵向以及横向并列一体化而构成的原材料板，在其表面设置用于分割为每个所述芯片基板的纵切槽以及横切槽的工序，或者，对于将构成一个芯片电阻器的多个芯片基板沿纵向以及横向并列一体化而构成的原材料板，以在其表面设置用于分割为每个所述芯片基板的纵切槽以及横切槽的方式制造的工序，且还具备在所述原材料板的表面中的至少所述各芯片基板的部分以及所述纵切槽以及横切槽的部分形成抗蚀膜的工序；在所述抗蚀膜中的所述各芯片基板的部分，对所述一个芯片电阻器中的电阻体的图案形状照射曝光而显影，形成具有所述电阻体图案形状的通孔的工序；由薄膜处理，对所述原材料板的表面形成导体膜的工序；去除所述抗蚀膜的工序；将所述原材料板分割为每一个所述各芯片基板的工序。
6.一种薄膜型芯片电阻器的制造方法，具备制造将构成一个芯片电阻器的多个芯片基板沿纵向以及横向并列一体化而构成的原材料板，在其表面设置用于分割为每个所述芯片基板的纵切槽以及横切槽的工序，或者，对于将构成一个芯片电阻器的多个芯片基板沿纵向以及横向并列一体化而构成的原材料板，以在其表面设置用于分割为每个所述芯片基板的纵切槽以及横切槽的方式制造的工序，且还具备在所述原材料体的表面由薄膜处理形成导体膜的工序；在所述原材料板的表面形成抗蚀膜的工序；对于所述抗蚀膜，以在所述各芯片基板的部分将抗蚀膜形成为与电阻体相同形状而残留的方式，进行照射曝光而显影的工序；去除所述抗蚀膜后，将所述原材料体分割为所述每个芯片基板的工序；其特征在于在形成所述导体膜的薄膜处理工序前，具备在所述原材料板的表面中的至少所述纵切槽以及横切槽部分，以可去除填埋所述各切槽的埋填材料的方式形成的工序，还有，至少在所述溅射工序之后具备将所述填充材料去除的工序。
7.根据权利要求6所记载的薄膜型电阻器的制造方法，其特征在于，所述填充材料是抗蚀膜。
全文摘要
本发明提供一种薄膜型芯片电阻器的制造方法。该制造方法具备对于将构成一个芯片电阻器的多个芯片基板(1)进行一体化而构成的原材料板(A)，在其表面设置用于分割为每个所述芯片基板的纵切槽(A1)以及横切槽(A2)的工序；以及，在所述原材料板(A)的表面由溅射等薄膜处理形成导体膜(B)的工序。形成所述导体膜(B)的薄膜处理工序，是在向所述原材料板(A)的表面重叠掩片(E)的状态下进行的工序，其中，所述掩片以仅覆盖所述原材料板的表面中的所述纵切槽(A1)以及横切槽(A2)部分的方式构成。从而，可谋求制造成本的降低和不良品产生率的降低。
文档编号H01C17/075GK1655289SQ200510007999
公开日2005年8月17日 申请日期2005年2月16日 优先权日2004年2月9日
发明者尾崎信夫, 谷村政宪 申请人:罗姆股份有限公司