专利名称：一种电可擦洗可编程只读存储器及其制作方法
技术领域：
本发明涉及一种电可擦洗可编程只读存储器(electrically erasableprogrammable read only memory，EEPROM)组件的结构及其制作方法，特别是指一种形成于基板上的电可擦洗可编程只读存储器结构及其制作方法。
背景技术：
电可擦洗可编程只读存储器(以下简称EEPROM)为一种可在无电源供应的状态下保存数据、存取速度快、容量大以及体积小等优点，目前已广泛地应用于各种电子产品中。
请参阅图1所示，其为公知美国专利案第5,998,830号，其是揭露形成在一绝缘层上的硅(silicon on insulator，以下简称SOI)上的单层多晶硅(single-poly)EEPROM 1结构。
公知单层多晶硅EEPROM 1主要是利用二相邻的第一MOS组件11以及第二MOS组件12做为存储单元(memory cell)，而为了避免上述二MOS组件11、12发生闭锁现象(latch up)，公知技术是将上述二MOS组件11、12制作于SOI 13之上，SOI 13是形成于一硅底材14之上，其包括一绝缘层131，通常为二氧化硅，以及一硅层132，其中硅层132与硅底材14之间是利用该绝缘层131加以隔开。
如图1所示，每一个MOS组件11、12均包括一栅极110、120，一漏极111、121以及一源极112、122，其中第一MOS组件11的漏极111是电性连接一位线(VD)，其源极112则接地(Vs)，其栅极110则是与第二MOS组件12的栅极120电性连接，并做为该EEPROM 1的浮栅(floating gate)，此外，第二MOS组件12的漏极121与源极122则是耦接至一控制栅并接收一控制栅电压(Vg)，并做为EEPROM 1的控制栅(control gate)。
EEPROM的操作原理是通过输入不同的控制栅电压(Vg)，以控制第一MOS组件的热电子隧穿(tunneling)是否进入浮栅中，当电子进入浮栅中，EEPROM的存储单元将存入“1”，反之，当电子由浮栅中逃脱，则EEPROM的存储单元将存入“0”。其所存入的数据即使在无电源供应的状况下也不会消失，除非改变控制栅电压(Vg)，否则数据将不会被抹除。
虽然EEPROM具有上述的优点，也广泛地应用于各种电子产品之上，但现阶段EEPROM 1应用于玻璃基板2的实施方式，都是先将封装后的EEPROM 1结合于一电路板21上，再利用一软性电路板22与玻璃基板2电性连接(如图2所示)。但由于公知EEPROM是做在玻璃基板之外，数据读取速度会变慢、影像反应的时间也会变长，进而影响到玻璃基板的电性品质。此外，由于公知EEPROM是做在玻璃基板之外，其不仅会增加软性电路板与EEPROM封装于电路板的成本，也会造成玻璃基板整体的体积变大或变厚。
发明内容
本发明的主要目的在于提供一种形成于基板的EEPORM结构，其可以避免二相邻MOS组件发生闭锁现象(latch up)。
本发明的另一目的在于提供一种制做于玻璃基板的EEPROM结构，其可以提高数据读取的速度和加快影像反应的时间。
本发明的另一目的在于提供一种EEPROM的制作方法。
本发明是揭露一种制作于基板的单层多晶硅EEPROM结构，其包括一基板、一第一半导体层、一第二半导体层、一第一浮栅以及一第二浮栅。
上述基板可以是硅基板或是玻璃基板，若为玻璃基板其内部设多个数组排列的显示组件。第一半导体层与第二半导体层均形成于基板之上并以一沟道加以隔离，其中第一半导体层的上方依序形成一第一介电层以及一第一浮栅，其中第一介电层可以是绝缘层，其通常包含二氧化硅，第一浮栅的材料通常为多晶硅或包含金属，此外，第一半导体层在第一浮栅的两侧是以离子注入方式形成N+型式的离子注入区，其中一侧是为第一源极区通常接地(Vs)，另一侧则为第一漏极区并与一位线(Vd)耦接。
同样地，在第二半导体层的上方依序形成有一第二介电层以及一第二浮栅，其中第二介电层与第一介电层可为同一层且材质相同，且第二浮栅与第一浮栅可为同一层且材质相同，此外，第一浮栅与第二浮栅互相导通，且第二半导体层可以是全面性N+型式的离子注入区，或是在第二浮栅两侧的第二源极区与第二漏极区形成N+型式的离子注入区，其中离子注入区与一控制栅(Vg)电性连接。
其中，本发明的EEPROM是通过输入不同的控制栅电压(Vg)，以控制第一半导体层的热电子隧穿(tunneling)是否进入浮栅中，以达到写入或抹除数据的功能。
又，本发明更揭露一种EEPROM的制作方法，其步骤包括首先形成互相隔离的一第一半导体层与一第二半导体层于一基板上；形成一介电层于第一半导体层与第二半导体层之上；分别形成一第一浮栅与一第二浮栅于介电层上；在第一半导体层的第一浮栅两侧定义一第一源极区以及一第一漏极区，并进行第一离子注入程序；对第二半导体层进行第二离子注入程序，使其具有至少一离子注入区；形成层间介电层于基板、第一半导体层、第二半导体层、第一浮栅以及第二浮栅之上；分别形成一导电口于第一浮栅以及第二浮栅上方；最后再形成一金属层于层间介电层以及导电口，使第一浮栅与第二浮栅电性连接。
较佳者，本发明所注入的离子可以是N+或是P+型式，其所掺杂的离子浓度约为1×1012cm-3至1×1013cm-3之间，并以5×1012cm-3至5×1013cm-3之间为最佳。此外，本发明的介电层的形成方式是使用离子增长型化学汽相沉积(PECVD)。
本发明将EEPROM直接制做于基板上，不仅可以降低EEPROM封装与软性电路板的制造成本，并且可以提高数据读取的速度和加快影像的反应时间。
图1为公知美国专利案第5,998,830号，形成在SOI的单层多晶硅EEPROM结构图。
图2为公知EEPROM与玻璃基板结合的示意图。
图3A、3B为本发明的电可擦洗可编程只读存储器(EEPROM)结构的示意图。
图4为本发明的EEPROM制作于玻璃基板的示意图。
图5A～5H为本发明制作EEPROM的第一实施例图。
图6A～6H为本发明制作EEPROM的第二实施例图。
图7为本发明在控制栅电压(Vg)相同的情况下，对EEPROM进行写入与抹除的电性测试图。
1 EEPROM 11 第一MOS组件110、120 栅极 111、121 漏极112、122 源极 12 第二MOS组件13 SOI 131 绝缘层132 硅层 14 硅底材2 玻璃基板 21 电路板22 软性电路板 3 EEPROM30 基板31 第一半导体层311 第一源极区 312 第一漏极区32 第二半导体层321 第二源极区322 第二漏极区 33 第一浮栅34 第二浮栅35 沟道36 第一介电层 37 第二介电层
40 玻璃基板 41 显示组件50 层间介电层51 导电口52 金属层具体实施方式
请参阅图3A所示，其为本发明的电可擦洗可编程只读存储器3(简称EEPROM)的示意图，其包括一基板30、一第一半导体层31、一第二半导体层32、一第一浮栅33以及一第二浮栅34。
本发明所使用的基板30可以是硅基板或是玻璃基板，第一半导体层31与第二半导体层32则是形成于基板30之上，二者之间是利用一沟道35加以隔离，其中该沟道35是利用蚀刻方式加以形成。第一半导体层31的上方形成有一第一介电层36，第一浮栅33是位于第一介电层36的上方，此外，第一半导体层31在第一浮栅33的两侧是以离子注入方式形成N+型式的离子注入区，其中一侧为第一源极区311通常接地(Vs)，另一侧则为第一漏极区312并与一位线(VD)耦接。
同样地，在第二半导体层32的上方形成有一第二介电层37，第二浮栅34则是位于第二介电层37的上方，其中第一浮栅33与第二浮栅34互相导通，而第二半导体层32可以是全面性N+型式的离子注入区，或是在第二浮栅34二侧的第二源极区321与第二漏极区322形成N+型式的离子注入区(如图3B所示)，其中离子注入区与一控制栅(Vg)电性连接。
上述第一介电层36以及第二介电层37为绝缘层，其通常包含二氧化硅，而第一浮栅33与第二浮栅34的材料通常为多晶硅或包含金属。此外，本发明所注入的离子并不限定为N+型式，也可以是P+型式，其所掺杂的离子浓度约介于1×1012cm-3至1×1013cm-3之间，并以5×1012cm-3至5×1013cm-3之间为最佳。
本发明的EEPROM是通过输入不同的控制栅电压(Vg)，以控制第一半导体层的热电子隧穿(tunneling)是否进入浮栅中，以达到写入或抹除数据的功能。
请参阅图4所示，其是将本发明EEPROM制作于玻璃基板的示意图，图中玻璃基板40内部设有多个数组排列的显示组件41，EEPROM 3是制作于玻璃基板40的周边位置，其结构与图3A完全相同，因此不再赘述。
请参阅图5A～图5H，其为本发明制作EEPROM的第一实施例图，其步骤包括首先形成互相隔离的一第一半导体层31与一第二半导体层32于一基板30上(图5A)；形成一介电层于第一半导体层31与第二半导体层32上，去除部分介电层以形成一第一介电层36与一第二介电层37于第一半导体层31与第二半导体层32之上(图5B)；对第二半导体层32进行全面性的离子注入程序(图5C)；分别形成一第一浮栅33与一第二浮栅34于第一介电层36与第二介电层37之上(图5D)；在第一半导体层31的第一浮栅33两侧定义一第一源极区311以及一第一漏极区312，并进行第一离子注入程序(图5E)；形成层间介电层50于基板30、第一半导体层31、第二半导体层32、第一浮栅33以及第二浮栅34之上(图5F)；分别形成导电口51于第一浮栅33上方以及第二浮栅34上方(图5G)；最后再形成一金属层52于层间介电层50上以及导电口51内，使第一浮栅33与第二浮栅34电性连接(图5H)。
其中，第一介电层36与第二介电层37的形成方式是利用离子增长型化学汽相沉积法(PECVD)，所进行的全面性的离子注入程序以及第一离子注入程序可以是N+型式或是P+型式，所掺杂的离子浓度约为1×1012cm-3至1×1013cm-3之间，并以5×1012cm-3至5×1013cm-3之间为最佳。
请参阅图6A～图6H所示，其为本发明制作EEPROM的第二实施例图，其步骤包括首先形成互相隔离的一第一半导体层31与一第二半导体层32于一基板30上(图6A)；分别形成一第一介电层36与一第二介电层37于第一半导体层31与第二半导体层32之上(图6B)；分别形成一第一浮栅33与一第二浮栅34于第一介电层36与第二介电层37之上(图6C)；在第一半导体层31的第一浮栅33两侧定义一第一源极区311以及一第一漏极区312，并进行第一离子注入程序(图6D)；对第二半导体层32进行第二离子注入程序，使其具有至少一离子注入区(图6E)；形成层间介电层50于基板30、第一半导体层31、第二半导体层32、第一浮栅33以及第二浮栅34之上(图6F)；分别形成一导电口51于第一浮栅33以及第二浮栅34上方(图6G)；最后再形成一金属层52于层间介电层50以及导电口51，使第一浮栅33与第二浮栅34电性连接(图6H)。
其中，第一介电层36与第二介电层37的形成方式是利用离子增长型化学汽相沉积法(PECVD)，第一离子注入程序以及第二离子注入程序可以是N+型式或是P+型式，且上述二离子注入程序也可以是同时进行，所掺杂的离子浓度约为1×1012cm-3至1×1013cm-3之间，并以5×1012cm-3至5×1013cm-3之间为最佳，又图6E的离子注入区包含一第二源极区321以及一第二漏极区322，分别形成于第二浮栅34的两侧。
请参阅图7所示，其为本发明在控制栅电压(Vg)相同的情况下，例如为2V，对EEPROM进行写入与抹除的电性测试图。其中ΔI1为本发明的第一实施例在相同电压下，数据写入(Iw)与抹除(Ie)的电流差，而ΔI2为本发明的第二实施例在相同电压下，数据写入(IIw)与抹除(IIe)的电流差，由于ΔI1的值明显较ΔI2的值大，因此读取的速度较快，相对地其反应速度也较快。
当然，以上所述仅为本发明的EEPROM结构及制造方法的较佳实施例，其并非用以限制本发明的实施范围，任何熟习该项技艺者在不违背本发明的精神所做的修改均应属于本发明的范围，因此本发明的保护范围当以权利要求书做为依据。
权利要求
1.一种电可擦洗可编程只读存储器，其特征在于，至少包括一基板；一第一半导体层，形成于基板上，该第一半导体层的两侧具有一第一源极区及一第一漏极区；一第二半导体层，形成于基板上并与第一半导体层隔离而形成一沟道；一介电层，形成于第一半导体层以及第二半导体层上；一第一浮栅，形成于介电层之上并对应第一半导体层；以及一第二浮栅，形成于介电层之上且对应第二半导体层，并与第一浮栅电连接。
2.如权利要求1所述的电可擦洗可编程只读存储器，其特征在于，所述第一源极区及第一漏极区为N+型式离子注入区。
3.如权利要求2所述的电可擦洗可编程只读存储器，其特征在于，所述第二半导体层具有一第二源极区及一第二漏极区，该第二源极区及该第二漏极区为N+型式离子注入区。
4.如权利要求1所述的电可擦洗可编程只读存储器，其特征在于，所述第一源极区及一第一漏极区为P+型式离子注入区。
5.如权利要求4所述的电可擦洗可编程只读存储器，其特征在于，所述第二半导体层具有一第二源极区及一第二漏极区，其中该第二源极区及该第二漏极区为P+型式离子注入区。
6.如权利要求4所述的电可擦洗可编程只读存储器，其特征在于，所述第二半导体层具有一第二源极区及一第二漏极区，其中该第二源极区及该第二漏极区为N+型式离子注入区。
7.如权利要求1所述的电可擦洗可编程只读存储器，其特征在于，所述介电层包含二氧化硅。
8.如权利要求1所述的电可擦洗可编程只读存储器，其特征在于，所述第一浮栅包含金属。
9.如权利要求1所述的电可擦洗可编程只读存储器，其特征在于，所述第二半导体层的全面区域为一离子注入区。
10.如权利要求9所述的电可擦洗可编程只读存储器，其特征在于，所述离子注入区所掺杂的离子浓度为1×1012cm-3至1×1013cm-3之间。
11.如权利要求10所述的电可擦洗可编程只读存储器，其特征在于，所述离子注入区所掺杂的离子浓度为5×1012cm-3至5×1013cm-3之间。
12.如权利要求9所述的电可擦洗可编程只读存储器，其特征在于，更包含一控制栅，与第二半导体层电性连接。
13.如权利要求12所述的电可擦洗可编程只读存储器，其特征在于，更包含一位线，与第一漏极区电性连接。
14.一种制作电可擦洗可编程只读存储器的方法，其特征在于，包括以下步骤形成互相隔离的一第一半导体层以及一第二半导体层于一基板上；形成一介电层于第一半导体层以及第二半导体层上；定义一第一源极区以及一第一漏极区于第一半导体层并进行一第一离子注入程序于第一源极区以及第一漏极区；进行一第二离子注入程序于第二半导体层，使第二半导体层具有至少一离子注入区；形成一第一浮栅以及一第二浮栅于介电层上并分别对应第一半导体层以及第二半导体层；形成层间介电层于基板、第一半导体层、第二半导体层、第一浮栅以及第二浮栅之上；形成一导电口于第一浮栅以及第二浮栅上方；以及形成一金属层于层间介电层以及导电口，使第一浮栅与第二浮栅电性连接导通。
15.如权利要求14所述的制作电可擦洗可编程只读存储器的方法，其特征在于，所述介电层是使用离子增长型化学汽相沉积法而形成。
16.如权利要求14所述的制作电可擦洗可编程只读存储器的方法，其特征在于，所述第一离子注入程序为N+型式离子注入程序或P+型式离子注入程序。
17.如权利要求16所述的制作电可擦洗可编程只读存储器的方法，其特征在于，所述第二离子注入程序为P+型式离子注入程序。
18.如权利要求16所述的制作电可擦洗可编程只读存储器的方法，其特征在于，所述第二离子注入程序为N+型式离子注入程序。
19.如权利要求18所述的制作电可擦洗可编程只读存储器的方法，其特征在于，其中进行第一离子注入程序于第一半导体层以及进行第二离子注入程序于第二半导体层的步骤为同时进行。
20.如权利要求14所述的制作电可擦洗可编程只读存储器的方法，其特征在于，更包含形成一控制栅与第二半导体层的离子注入区电性连接。
21.如权利要求14所述的制作电可擦洗可编程只读存储器的方法，其特征在于，其中进行第二离子注入程序于第二半导体层的步骤包含进行第二离子注入程序于第二半导体层，使第二半导体层具至少一离子注入区，其中该至少一离子注入区包含一第二源极区以及一第二漏极区。
22.如权利要求14所述的制作电可擦洗可编程只读存储器的方法，其特征在于，更包含形成一位线与第一半导体层的第一漏极区电性连接。
23.如权利要求14所述的制作电可擦洗可编程只读存储器的方法，其特征在于，其中定义第一源极区以及第一漏极区于第一半导体层的步骤在进行第二离子注入程序于第二半导体层的步骤后。
全文摘要
一种形成于基板上的电可擦洗可编程只读存储器(Electrically Erasable Programmable Read－Only Memory；EEPROM)，包括一基板，其表面设有第一半导体层以及第二半导体层，二半导体层之间以一沟道加以隔离，其中在第一半导体层的两侧具有第一源极区以及第一漏极区，其上方则具有一第一介电层，一第一浮栅形成于第一介电层之上，且第二半导体层具有第二源极区和第二漏极区其上方则具有一第二介电层，一第二浮栅形成于第二介电层之上并与第一浮栅电连接。
文档编号H01L21/8247GK1855509SQ20051006780
公开日2006年11月1日 申请日期2005年4月26日 优先权日2005年4月26日
发明者赵志伟, 胡晋玮, 陈纪文 申请人:友达光电股份有限公司