专利名称：电子构装接点的保护结构与制造方法
技术领域：
本发明有关一种电子构装结构与制造方法，尤指一种电子构装接点的保护结构与制造方法。
背景技术：
随着电子产品需求朝向高功能化、信号传输高速化及电路元件高密度化发展，IC所呈现的功能越强，搭配的被动元件数量亦随之遽增，特别是消费性电子产品，因此在电子产品强调轻、薄、短、小之际，如何在有限的构装空间中容纳数目庞大的电子元件，已成为电子构装业者急待解决与克服的技术瓶颈。为了解决此一问题，构装技术逐渐走向封装系统方式(SiP，system in package)的系统整合阶段，而埋藏式主、被动元件技术(embedded technology)与表面积层技术(build up)成为关键技术，借助元件的内埋化，可使构装面积大幅度缩小，使多余的空间能加入更多高功能性元件。而表面积层技术则可以提高线路密度、缩小元件厚度，借此提高产品整体的构装密度。
然而，当构装面积大幅度缩小，接点密度越来越高，使得芯片上布线的尺寸与间距也随之越来越小。因此，当环境产生变化或是受到外力影响时，在芯片电极接点或是重新布线的导线通孔往往是容易造成应立集中的区域。而此应力较大的地方通常会使芯片电极接点损坏或是导线断线，进而致使芯片失效。
请参阅图1，其是美国专利第US5,757,072号中提出在HDI结构10内，以保护盖16覆盖于芯片12a或是任何敏感易受外界干扰的主被动元件12，以保护其在工序中不受到污染，并于HDI制造完成后保护元件使其不受外界的影响。但此专利中的保护盖16需要另外制作且相当复杂，成本也较高。
请参阅图2，其是美国专利第US6,586,836号中提出以对称结构162来降低内埋式芯片102的翘曲(warpage)现象，以改善因为翘曲而产生的应力集中现象，导致芯片失效。然而，这样的方式只能应用于多芯片且可对称制作的结构。因此其可适用的范围相对较小，且工序也较为复杂。
请参阅图3，其是美国专利第US5,866,952号中提出于HDI结构26内的芯片14及20周围形成一聚合物基板24之前，先在该芯片14及20周围放置一可降低应力的韧性材料17，如此将可改善芯片内因应力集中现象所导致的芯片失效。
发明内容
本发明的主要构想为提供一种电子构装接点的保护结构，其包含复数个芯片、至少一介电层、复数个纵向导电连接线路及复数个保护层；其中所述芯片具有复数个电极；所述介电层覆盖所述芯片与所述电极；所述纵向导电连接线路设于所述介电层内，用以连接所述介电层的一电信号；所述保护层至少包覆一该纵向导电连接线路的周围。
根据上述构想，其中所述保护层的材料为一可压缩的高分子材料，且所述保护层不完全覆盖所述芯片。所述保护层包覆在所述纵向导电连接线路周围，但不与所述纵向导电连接线路接触。
本发明的另一构想为提供一种电子构装接点的保护结构，其包含复数个芯片、一基板、至少一介电层、复数个纵向导电连接线路及复数个保护层；其中所述芯片具有复数个电极；该基板位于所述芯片的一侧，用于支撑所述芯片及协助所述芯片散热；所述介电层覆盖所述芯片与所述电极；所述纵向导电连接线路设于所述介电层内，用以连接所述介电层的一电信号；所述保护层至少包覆一该纵向导电连接线路的周围。
根据上述构想，其中所述保护层不完全覆盖所述芯片，且所述保护层包覆在所述纵向导电连接线路周围，但不与所述纵向导电连接线路接触。
本发明的又一构想为提供一种电子构装接点的保护结构的制造方法，该方法包括下列步骤提供复数个芯片，其具有复数个电极；形成复数个保护层，覆盖于所述芯片与所述电极上；形成复数个介电层以覆盖于所述保护层与所述芯片上；形成复数个纵向导线连接孔于所述保护层与所述介电层内；形成复数个纵向导电连接线路于所述纵向导线连接孔内。
本发明提供了一种保护层结构，当构装结构受到外力或是环境变化时，此保护层结构可有效保护芯片上的导线与连接孔，避免芯片电极接点损坏或重新布线的导线断线，进而提高构装结构的导线可靠度。
图1是美国专利第US5,757,072号利用保护盖覆盖于芯片的剖视示意图；图2是美国专利第US6,586,836号利用对称结构来降低内埋式芯片的翘曲现象的剖视示意图；图3是美国专利第US5,866,952号利用韧性材料来降低芯片的应力的剖视示意图；图4是本发明的半导体元件的应力模拟分析模型剖视示意图；图5是本发明模拟结构中不具有保护层的模拟结果剖视示意图；图6是本发明模拟结构中具有保护层的模拟结果剖视示意图；图7是本发明的保护层厚度与应力的关系图；图8(a)(b)(c)(d)(e)(f)(g)是本发明的第一实施例构装结构的制作流程剖视示意图；图9是本发明的第一实施例构装结构的俯视示意图；图10是本发明的第二实施例构装结构的剖视示意图；图11是本发明第二实施例构装结构的俯视示意图；图12是本发明第三实施例构装结构的俯视示意图；及图13是本发明第四实施例构装结构的俯视示意图。
具体实施例方式
本发明将可由以下的实施例说明而得到充分的了解，使得熟悉本方法的人士可以据以实施本发明，然而本发明的实施并非可由下列实施例而被限制其实施型态。
请参阅图4，其是本发明的半导体元件的应力模拟分析模型剖视示意图。该模型包含半导体芯片101、基板104、连接孔内导线108、保护层105及介电层106与109；其中半导体芯片101以胶材111黏着于基板104之上，基板104可为一有机电路基板或一金属基板。连接孔内导线108周围以保护层105包覆，而保护层之上有介电层106与介电层109。
请参阅图5，其是本发明模拟结构中不具有保护层的模拟结果剖视示意图。当结构中不具有本发明的保护层包覆于导线周围时，将形成应力集中区，如图中箭头所指。
请参阅图6，其是本发明模拟结构中具有保护层的模拟结果剖视示意图。当结构中具有本发明的保护层包覆于导线周围时，可以有效降低导线所受到的应力，如图中箭头所指。
请参阅图7，其是本发明的保护层厚度与应力的关系图。由图中可知，如果保护层的厚度增加其分散应力的效果越佳。
请参阅图8(a)(b)(c)(d)(e)(f)(g)，其是本发明的第一实施例构装结构的制作流程剖视示意图。一具有集成电路的半导体芯片101，其含有输入/输出电极102以及介电层103覆盖在电极102之上，如图8(a)所示。在半导体芯片101上以印刷、沉积或是利用旋转涂布后再微影蚀刻的方式形成保护层105于电极102上，如图8(b)所示，在此步骤保护层仅形成于连接电极上方，并不涂布在整个封装面积，如此不仅可以避免由于保护层105的涂布而造成半导体芯片101的翘曲，亦可以节省材料成本。保护层材料可以为聚酰亚胺(Polyimide)与BCB等高分子材料，而保护层形状可为圆形、方形、不规则形或是任一混合形状。然后将半导体芯片101置于有机基板104上，如图8(c)所示。以涂布、沉积、压合或是印刷的方式形成介电层106于半导体芯片101与保护层105上，如图8(d)所示。接着可以采用激光钻孔、干蚀刻或湿蚀刻等方式将电极102上方的保护层105与介电层106开出连接孔107，如图8(e)所示。在所开出的连接孔107内，以电镀、沉积或是印刷等方式形成导线108，如图8(f)所示。而后可制作介电层109与导电凸块110，如图8(g)所示。
请参阅图9，其是本发明的第一实施例构装结构的俯视示意图。如图所示，半导体芯片101在有机基板104上，其含有输入/输出电极102；保护层结构105形成于纵向导通线路113的周围。
请参阅图10，其是本发明的第二实施例构装结构的剖视示意图。一具有集成电路的半导体芯片201在有机基板204上，其含有输入/输出电极202以及介电层203覆盖在电极202之上。除了第一种实施例的第一层保护层205之外，亦可以制作第二层保护层结构212包围于纵向连接导线213周围，并位于导线重新布线208与导电凸块210之间。
请参阅图11，其是本发明第二实施例构装结构的俯视示意图。如图所示，半导体芯片201在有机基板204上，其含有输入/输出电极202；保护层结构205与212形成于纵向导通线路213及2014的周围。由于本发明的保护层结构可用于保护纵向导通线路，因此，相当适合应用于多层积层(build up)电路的布线导线通孔，将多个保护层结构制作于具有多层介电层的积层构装内。
请参阅图12，其是本发明第三实施例构装结构的俯视示意图。如图所示，半导体芯片201在有机基板204上，其含有输入/输出电极202；保护层结构305与312形成于纵向导通线路313及314的周围，但不仅仅只包围到单一纵向导通线路313及314。
请参阅图13，其是本发明第四实施例构装结构的俯视示意图。如图所示，半导体芯片201在有机基板204上，其含有输入/输出电极202；保护层结构405与412形成于纵向导通线路413及414的周围，但不接触到单一纵向导通线路413及414。
综上所述，利用此保护层结构可改善芯片上的电极接点与布线导电连接孔的应力集中现象，进而提高电子构装结构的导线可靠度。本发明中的保护层结构可以用涂布、沉积或印刷的方式于晶片级制作程序完成，其与工序相容性较高，且可适用于各种的电子构装结构。
纵使本发明已由上述的实施例详细叙述而可由熟悉本技术的人士作出种种的等效的改变或替换，这些等效的改变或替换均应包括在下附的本申请权利要求范围内。
权利要求
1.一种电子构装接点的保护结构，其包含复数个芯片，其具有复数个电极；至少一介电层，其覆盖所述芯片与所述电极；复数个纵向导电连接线路，设于所述介电层内，用以连接所述介电层的一电信号；以及复数个保护层，其至少包覆一该纵向导电连接线路的周围。
2.如权利要求1所述的电子构装接点的保护结构，其特征在于所述保护层的材料为一可压缩的高分子材料。
3.如权利要求1所述的电子构装接点的保护结构，其特征在于所述保护层不完全覆盖所述芯片。
4.如权利要求1所述的电子构装接点的保护结构，其特征在于所述保护层包覆在所述纵向导电连接线路周围，但不与所述纵向导电连接线路接触。
5.一种电子构装接点的保护结构，其包含复数个芯片，其具有复数个电极；一基板，其位于所述芯片的一侧，用于支撑所述芯片及协助所述芯片散热；至少一介电层，其覆盖所述芯片与所述电极；复数个纵向导电连接线路，其在所述介电层内，连接所述介电层的一电信号；以及复数个保护层，其至少包覆一该纵向导电连接线路的周围。
6.如权利要求5所述的电子构装接点的保护结构，其特征在于该基板为一有机电路基板或一金属基板。
7.一种电子构装接点的保护结构的制造方法，该方法包括下列步骤提供复数个芯片，其具有复数个电极；形成复数个保护层，覆盖于所述芯片与所述电极上；形成复数个介电层以覆盖于所述保护层与所述芯片上；形成复数个纵向导线连接孔于所述保护层与所述介电层内；以及形成复数个纵向导电连接线路于所述纵向导线连接孔内。
8.如权利要求7所述的电子构装接点的保护结构的制造方法，其特征在于所述保护层以印刷方式、利用旋转涂布后再微影蚀刻方式或以沉积方式形成。
9.如权利要求7所述的电子构装接点的保护结构的制造方法，其特征在于所述纵向导线连接孔以激光钻孔方式、以干蚀刻方式或以湿蚀刻方式形成。
10.如权利要求7所述的电子构装接点的保护结构的制造方法，其特征在于所述纵向导电连接线路以电镀方式、沉积方式或以印刷方式形成。
全文摘要
本发明提供一种电子构装接点的保护结构与制造方法。该保护层结构可改善芯片上的电极接点与布线导电连接孔的应力集中现象，进而提高电子构装结构的导线可靠度。本发明中的保护层结构是以涂布、沉积或印刷的方式于晶片级制作程序完成，工序相容性较高，且适用于各种电子构装结构。
文档编号H01L21/768GK1971900SQ20051012871
公开日2007年5月30日 申请日期2005年11月25日 优先权日2005年11月25日
发明者张世明, 林基正, 陈守龙 申请人:财团法人工业技术研究院