一种改进的半导体芯片封装的引线框架结构的制作方法

文档序号:6870915阅读:379来源:国知局
专利名称:一种改进的半导体芯片封装的引线框架结构的制作方法
技术领域
本发明涉及一种半导体封装的引线框架结构,尤其涉及一种改进的半导体芯片封装的引线框架结构,属于半导体分立器件技术领域。
背景技术
在现有的半导体封装的数十种常用封装技术中,比较常用的是采用金属(铜、镍)引线框架的方案,如DIP、SOP、TSOP、QFP、PLC、DPAK和TO系列等,图1(a)是现有技术的半导体芯片引线框架装配结构示意图,此类方案,以金属引线框架为芯片载体,具体的,芯片放置在载片台1上,芯片2通过金线3与引线框架配线区域4相连并向外引出,用塑封材料将其密封。
在现有技术普遍的设计中,特别是TO系列如TO220/TO251/TO252产品的引线框架设计中,引线框架配线区域4与载片台1区域有一较大落差,如图1(b)所示。对于上述封装形式,由于半导体芯片厚度普遍较小,造成配线落差较大。这导致两个问题一是配线落差大,导致配线弧度较大,在随后的塑封工序中容易被塑封冲弯,容易导致短路;二是落差过大,致使所用的金线较长,使得材料浪费,在大批量生产的情况下会造成封装成本的提高。

发明内容
本发明的目的是针对现有技术的不足,提出一种改进的引线框架配线区域的结构,通过将引线配线区域向载片台方向弯折下沉,降低配线的落差,这种改进的结构在维持了产品成品原有的外形尺寸的基础上,不仅实现简单方便,而且能够达到满意的效果,有效减小了金线的落差,增强了金线的抗冲击性,并有效降低了成本。
为实现上述目的,本发明提供了一种半导体芯片封装结构,至少包括作为芯片载体的引线框架、金线,其中所述的引线框架包括载片台和引线框架配线单元,所述引线配线单元向或/和所述载片台通过弯折来减小两者之间的落差。
较佳地,所述引线配线单元以打弯方式向载片台方向弯沉。
较佳地,所述引线配线单元以剪切方式向载片台方向弯沉。
本发明与现有技术相比,其优点在于通过将引线配线单元打弯下沉,有效的减小了两者的落差,进而减小了连接两者的金线的落差,增强了金线的抗冲击性,同时也节约了金线用量、减少了产品成本。


图1(a)是现有技术的半导体芯片引线框架装配结构示意图;图1(b)是图1(a)所示装配结构示意图的侧视图;图2(a)是本发明的一个实施例的示意图,其中引线框架配线单元以打弯方式向载片台弯沉;图2(b)是本发明的另一个实施例的示意图,其中引线框架配线单元以剪切方式向载片台弯沉。
具体实施例方式
以下将结合附图对本发明的构思、具体结构及产生的技术效果作进一步说明,以充分地了解本发明。
图2(a)是本发明一种改进的半导体芯片封装的引线框架结构的一个实施例,其中,改进的半导体芯片引线框架配线单元弯沉的示意图;如图2(a)所示,将引线框架的配线单元4向载片台1(Pad)方向打弯下沉,使金线3的落差大幅度降低,从而使得金线3配线的弧度降低。这样不仅有效有效节约了金线,同时由于其线长缩短,使得金线的抗冲击能力也得到了加强,使其在塑封灌胶时不易弯曲,避免了短路的现象。特别的,还可以通过减小金线线径来降低封装成本。
图2(b)所示是本发明改进的引线框架配线单元弯沉的又一实施例,其引线框架配线单元4以剪切方式向载片台1方向弯沉。其同样达到前述优点。所述剪切方式是,配线单元需要弯沉的两个部位是分别沿垂直方向反方向错位拉伸,以形成剪切式的错位弯沉;较佳地是错位拉伸半个配线单元的材料厚度。
另外需要说明的是,本发明所述的引线框架结构同样适用于DIP、TSOP、QFP、PLC等以金属引线框架为芯片载体,芯片通过金线与引线框架配线区域相连并向外引出,用塑封材料将其密封的封装形式。
最后所应说明的是,以上实施例仅用以说明本发明的技术方案而非限制,尽管参照较佳实施例对本发明进行了详细说明,本领域的普通技术人员应当理解,可以对本发明的技术方案进行修改或者等同替换,而不脱离本发明技术方案的精神和范围,其均应涵盖在本发明的权利要求范围之中。
权利要求
1.一种改进的半导体芯片封装的引线框架结构,至少包括作为芯片载体的引线框架,其中所述的引线框架包括载片台和引线框架配线单元,其特征在于,所述引线框架配线单元向所述载片台弯沉,从而减小两者之间的落差。
2.根据权利要求1所述的半导体芯片封装的引线框架结构,其特征在于,所述引线框架配线单元以打弯方式向载片台方向弯沉。
3.根据权利要求1所述的半导体芯片封装的引线框架结构,其特征在于,所述引线框架配线单元以剪切方式向载片台方向弯沉。
全文摘要
本发明公开了一种改进的半导体芯片封装的引线框架结构,至少包括作为芯片载体的引线框架、金线,其中所述的引线框架包括载片台和引线框架配线单元,所述引线框架配线单元通过打弯或剪切的方式向载片台方向弯沉,来减小载片台的贴片区域和引线配线单元之间的落差。这种改进的结构不仅实现简单方便,而且能够达到满意的效果,有效减小了金线的落差,增强了金线的抗冲击性,并有效降低了封装成本。
文档编号H01L23/48GK1873966SQ20061002745
公开日2006年12月6日 申请日期2006年6月8日 优先权日2006年6月8日
发明者施震宇, 曾小光 申请人:葵和精密电子(上海)有限公司
网友询问留言 已有0条留言
  • 还没有人留言评论。精彩留言会获得点赞!
1