专利名称：一种集成电路中的片上天线结构及其制造方法
技术领域：
本发明属于集成电路制造技术领域，具体涉及一种集成电路芯片的片上集成天线的结构及其实现方法，本专利适用于深亚微米/微米集成电路工艺技术。
背景技术：
天线作为无线通信不可缺少的一部分，其基本功能是辐射和接收无线电波。发射时，把高频电流转换为电磁波；接收时，把电磁波转换为高频电流。天线作为射频电路中的关键元件，是电路中最难设计和掌握的元件，它的性能参数直接影响着射频电路的性能。
在CMOS射频集成电路(RFIC)发展中，最迫切的和最困难的是要发展高性能的新器件和新的单元电路，它们是实现单片CMOS集成射频前端的基础。因此，天线的集成化问题成了射频集成电路发展的瓶颈。而片上集成天线能实现射频集成电路中天线的集成化问题，从而有助于射频集成电路的片上系统实现。片上集成天线大多通过金属薄膜在硅衬底上绕制而成，相对于传统的线绕天线，片上集成天线具有成本低、易于集成、尺寸小和功耗低的优点，更重要的是能与现今的CMOS工艺兼容。
近年来随着移动通信向微型化、低功耗化发展，对制作与CMOS工艺兼容的高品质片上无源器件的研究也越来越多。然而，现有技术仍有诸多不足之处，片上集成天线中的寄生效应，如衬底的寄生电容、寄生电阻、金属导体的寄生电容、寄生电阻以及由于涡流损耗等效应而成的寄生电阻等，都将会对天线的性能产生影响。针对衬底损耗，已经提出了两大类主要的解决方法一方面，人们使用离子注入或制作多孔硅层等方法实现选择性形成半绝缘硅衬底；另一方面，人们在天线线圈和硅衬底之间插入图形式接地屏蔽层，或采用深沟隔离，注入杂质形成PN结隔离，或将低介电常数(low-K)材料旋涂于硅衬底上，可使线圈与衬底隔离，以减少衬底损耗。
若忽略衬底损耗，片上集成天线应主要考虑金属导体损耗，这时螺旋线圈中的涡流电流将显著影响其金属导体损耗。现有技术使用线宽不变的金属导体来制作片上集成天线，在这种天线中，通过最内圈金属导体的磁感应强度为最大，进而产生磁感应损失的影响也是最大的。根据这一点，技术人员提出了最大中空结构的版图布局，但这还不是提高电感性能的最优方案。后来又提出了优化螺旋线圈版图的方法来提高性能。如IEEE报道，2000年JoseM Lopez-Villegas等人采用一种可变金属导体线宽的结构，以提高螺旋线圈的性能，但该结构的外径也发生了变化，而且没有考虑两金属导体间距变化对螺旋线圈性能的影响。这是因为两相邻金属导体之间的磁场将改变金属导体的电流分布，当两相邻金属导体间距不同时，它们之间所受到的磁场作用也不一样。间距越小时，磁场相互作用越强烈，这将导致金属导体中的电流密度更加的不均匀，使得金属导体串联电阻Rs变大，从而影响片上集成天线能量损耗的增大；另外，在螺旋线圈其它参数不变的情况下，如果两金属导体的间距变大，金属导体的总长度将变大，且内径变小，这也将使得金属导体串联电阻Rs进一步增大，从而也片上集成天线能量损耗的增大。
发明内容
本发明的目的在于提出一种集成电路中的片上天线结构及其制造方法，该片上集成天线结构，在传统等线宽、等间距天线结构，以及仅考虑金属导体宽度变化的天线结构上的进行改进，在不改变外径大小的前提下，通过金属线宽及金属线间距同时渐变的片上集成天线，以减小线圈的串联等效电阻，从而降低能量损耗。
本发明是通过以下技术方案实现的一种集成电路中的片上天线结构，在制造完成集成电路芯片2后，在芯片表面依次淀积有第一绝缘材料层3和第二绝缘材料层4，在第二绝缘材料层4中制造片上天线1，此天线1通过芯片连接区域10与底部芯片实现联接，天线1的周围和底部被第二绝缘材料层4包围，天线1的顶部淀积有绝缘材料保护层11。
其中，本发明的天线结构1可在集成电路芯片的正面制造，也可在集成电路芯片的背面制造或在集成电路芯片的正反面同时制造；天线结构1可为正四边形、正六边形、正八边形、正十二边形、正十六边形、正三十二边形或圆形。
本发明的天线圈数5可以是1圈至10000圈。
本发明的天线金属材料为铜、铝、金、镍、铬、钴、钛、钽或上述金属的合金，其厚度范围为1纳米至10000纳米。
本发明的天线深度的数值大小可以由1纳米至10000纳米。
按照天线线圈由外向内的方向，金属线圈宽度8，其数值大小可以由0.065微米到20毫米；金属线圈间间距9，其数值大小可以由0.065微米到20毫米。
按照天线线圈由外向内的方向，金属线圈宽度8可以由宽到窄依次变化，每圈减小值在0.065微米至10毫米的范围内。
或者是，按照天线线圈由外向内的方向，金属线圈宽度8可以由窄到宽依次变化，每圈增加值在0.065微米至10毫米的范围内。
或者是，按照天线线圈由外向内的方向，金属线圈宽度8可以保持一致，线宽在0.065微米至10毫米的范围内。
同时，按照天线线圈由外向内的方向，金属线圈间间距9可以由宽到窄依次变化，每圈减小值在0.065微米至10毫米的范围内。
或者是，按照天线线圈由外向内的方向，金属线圈间间距9可以由窄到宽依次变化，每圈增加在0.065微米至10毫米的范围内。
或者是，按照天线线圈由外向内的方向，金属线圈间间距9可以保持一致，间距在0.065微米至10毫米的范围内。
本发明中表面淀积的第一绝缘材料层3由1种材料构成或2种、3种材料复合构成，其厚度范围为1纳米至10000纳米。
其中，第一绝缘材料层3所使用的绝缘材料可以是氟硅玻璃、多孔硅、炭氧硅材料、氢氧化硅材料中任意一种或多种的低介电常数材料，或者是二氧化硅、氮化硅、氮氧化硅、碳化硅中任意一种或多种的中介电常数材料，或者是二氧化铪、氧化铝中任意一种或多种的高介电常数材料。
或者是，第一绝缘材料层3由2种绝缘材料复合结构，由下至上的材料顺序可以是二氧化硅、氮化硅；或者是二氧化硅、氮氧化硅；或者是二氧化硅、碳化硅；或者是二氧化硅、二氧化铪；或者是二氧化硅、氧化铝；或者是二氧化铪、碳化硅；或者是二氧化铪、氮氧化硅；或者是二氧化铪、氮化硅；或者是二氧化铪、二氧化硅；或者是氧化铝、二氧化硅；或者是氧化铝、氮化硅；或者是氧化铝、碳化硅。
或者是，第一绝缘材料层3由3种绝缘材料复合结构，由下至上的材料顺序可以是二氧化硅、氮化硅、二氧化硅；或者是二氧化硅、氮氧化硅、二氧化硅；或者是二氧化硅、碳化硅、二氧化硅；或者是二氧化硅、二氧化铪、二氧化硅；或者是二氧化硅、氧化铝、二氧化硅；或者是二氧化铪、碳化硅、二氧化硅；或者是二氧化铪、氮氧化硅、二氧化硅；或者是二氧化铪、氮化硅、二氧化硅；或者是二氧化铪、二氧化硅、碳化硅；或者是氧化铝、二氧化硅、碳化硅；或者是氧化铝、氮化硅、二氧化硅；或者是氧化铝、碳化硅、二氧化硅。
本发明的第二绝缘材料层4所使用的绝缘材料可以是含氟硅玻璃、多孔硅、炭氧硅材料、氢氧化硅材料中任意一种或多种的低介电常数材料，或者是二氧化硅、氮化硅、氮氧化硅、碳化硅中任意一种或多种的中介电常数材料，或者是二氧化铪、氧化铝中任意一种或多种的高介电常数材料，其厚度范围为1纳米至10000纳米。
本发明的顶部绝缘层11所使用的绝缘材料可以是含氟硅玻璃、多孔硅、炭氧硅材料、氢氧化硅材料中任意一种或多种的低介电常数材料，或者是二氧化硅、氮化硅、氮氧化硅、碳化硅中任意一种或多种的中介电常数材料，或者是二氧化铪、氧化铝中任意一种或多种的高介电常数材料，其厚度范围为1纳米至10000纳米。
此外，本发明还公开了一种技术方案一种制造集成电路中片上天线的工艺流程，包括如下步骤(a)、完成集成电路芯片2的制造；(b)、在其表面淀积第一绝缘材料层3；(c)、随后淀积第二绝缘材料层4；
(d)、光刻、刻蚀芯片连接区域10及天线1，并去胶清洗；(e)、淀积金属扩散阻挡层、电镀金属铜；(f)、金属化学机械抛光，清洗；(g)、淀积绝缘材料保护层11，完成片上天线1的制造。
本发明提出的片上集成天线，是在传统等线宽、等间距天线结构，以及仅考虑金属导体宽度变化的天线结构上的改进。在不改变外径大小的前提下，提出金属线圈宽度及金属线圈间间距同时渐变的螺旋结构的片上集成天线，以减小螺旋线圈的串联等效电阻，从而降低能量损耗。本发明的集成片上天线与传统的片上天线相比，高频时涡流效应和临近效应影响降低，导致串联等效电阻Rs下降，从而使其能量损耗更小；制备工艺与常规的CMOS工艺兼容。
图1是片上集成天线的俯视图；图2是片上集成天线的剖视图；图3是片上集成天线的结构图。
标号说明1、片上集成天线结构 2、集成电路芯片 3、淀积的第一绝缘材料层；4、淀积的第二绝缘材料层 5、片上集成天线结构的金属线圈圈数；6、片上集成天线结构的外径 7、片上集成天线结构的内径；8、片上集成天线结构的金属线宽 9、集成天线结构的金属间间距；10、芯片连接区域 11、绝缘材料保护层
具体实施例方式
请一并参阅图1、图2和图3，本发明一种集成电路中的片上天线结构，在制造完成集成电路芯片2后，在芯片表面依次淀积有第一绝缘材料层3和第二绝缘材料层4，在第二绝缘材料层4中制造片上天线1，此天线1通过芯片连接区域10与底部芯片实现联接，天线1的周围和底部被第二绝缘材料层4包围，天线1的顶部淀积有绝缘材料保护层11。
其中，制造完成的集成电路芯片2包括所有有源、无源器件以及连线的制作。
本发明的天线结构1可在集成电路芯片的正面制造，也可在集成电路芯片的背面制造或在集成电路芯片的正反面同时制造；天线结构1可为正四边形、正六边形、正八边形、正十二边形、正十六边形、正三十二边形或圆形。
本发明的天线圈数5可以是1圈至10000圈。天线金属材料为铜、铝、金、镍、铬、钴、钛、钽或上述金属的合金，其厚度范围为1纳米至10000纳米。天线深度的数值大小可以由1纳米至10000纳米。
根据本发明的片上天线结构，其制造方法包括如下步骤(a)、完成集成电路芯片2的制造；(b)、在其表面淀积第一绝缘材料层3；本发明中表面淀积的第一绝缘材料层3由1种材料构成或2种、3种材料复合构成，其厚度范围为1纳米至10000纳米。
其中，第一绝缘材料层3所使用的绝缘材料可以是氟硅玻璃、多孔硅、炭氧硅材料、氢氧化硅材料中任意一种或多种的低介电常数材料，或者是二氧化硅、氮化硅、氮氧化硅、碳化硅中任意一种或多种的中介电常数材料，或者是二氧化铪、氧化铝中任意一种或多种的高介电常数材料。
或者是，第一绝缘材料层3由2种绝缘材料复合结构，由下至上的材料顺序可以是二氧化硅、氮化硅；或者是二氧化硅、氮氧化硅；或者是二氧化硅、碳化硅；或者是二氧化硅、二氧化铪；或者是二氧化硅、氧化铝；或者是二氧化铪、碳化硅；或者是二氧化铪、氮氧化硅；或者是二氧化铪、氮化硅；或者是二氧化铪、二氧化硅；或者是氧化铝、二氧化硅；或者是氧化铝、氮化硅；或者是氧化铝、碳化硅。
或者是，第一绝缘材料层3由3种绝缘材料复合结构，由下至上的材料顺序可以是二氧化硅、氮化硅、二氧化硅；或者是二氧化硅、氮氧化硅、二氧化硅；或者是二氧化硅、碳化硅、二氧化硅；或者是二氧化硅、二氧化铪、二氧化硅；或者是二氧化硅、氧化铝、二氧化硅；或者是二氧化铪、碳化硅、二氧化硅；或者是二氧化铪、氮氧化硅、二氧化硅；或者是二氧化铪、氮化硅、二氧化硅；或者是二氧化铪、二氧化硅、碳化硅；或者是氧化铝、二氧化硅、碳化硅；或者是氧化铝、氮化硅、二氧化硅；或者是氧化铝、碳化硅、二氧化硅。
在本实施例中，第一绝缘材料层3选用的绝缘材料为二氧化硅，二氧化硅的厚度为5000纳米。
(c)、淀积第二绝缘材料层4；本发明的第二绝缘材料层4所使用的绝缘材料可以是含氟硅玻璃、多孔硅、炭氧硅材料、氢氧化硅材料中任意一种或多种的低介电常数材料，或者是二氧化硅、氮化硅、氮氧化硅、碳化硅中任意一种或多种的中介电常数材料，或者是二氧化铪、氧化铝中任意一种或多种的高介电常数材料，其厚度范围为1纳米至10000纳米。
在本实施例中，第二绝缘材料层4选用的绝缘材料为多孔硅，多孔硅的厚度为2000纳米。
(d)、光刻、刻蚀芯片连接区域10及天线结构1，并去胶清洗；片上天线结构1的主要参数包括金属线圈圈数5、天线结构的外径6、天线结构的内径7、天线结构的金属线圈宽度8和金属线圈间间距9。而本发明主要是针对金属线圈宽度8或金属线圈间间距9所作的改进，从而制造出金属线圈宽度8及金属线圈间间距9同时渐变的螺旋结构的片上集成天线。
按照天线线圈由外向内的方向，金属线圈宽度8，其数值大小可以由0.065微米到20毫米；金属线圈间间距9，其数值大小可以由0.065微米到20毫米。
其中，金属线圈宽度8的可以有以下三种方式(1)、按照天线线圈由外向内的方向，金属线圈宽度8可以由宽到窄依次变化，每圈减小值在0.065微米至10毫米的范围内。
(2)、按照天线线圈由外向内的方向，金属线圈宽度8可以由窄到宽依次变化，每圈增加值在0.065微米至10毫米的范围内。
(3)、按照天线线圈由外向内的方向，金属线圈宽度8可以保持一致，线宽在0.065微米至10毫米的范围内。
金属线圈间间距9的可以有以下三种方式(1)、按照天线线圈由外向内的方向，金属线圈间间距9可以由宽到窄依次变化，每圈减小值在0.065微米至10毫米的范围内。
(2)、按照天线线圈由外向内的方向，金属线圈间间距9可以由窄到宽依次变化，每圈增加在0.065微米至10毫米的范围内。
(3)、按照天线线圈由外向内的方向，金属线圈间间距9可以保持一致，间距在0.065微米至10毫米的范围内。
在本实施例中，刻蚀天线1的深度为1500纳米；天线的外径6为20毫米；天线的圈数5为3圈；天线金属线宽8由外向内递减，宽度依次为0.5微米、0.35微米、0.13微米；天线金属间距9由外向内递减，间距依次为0.5微米、0.35微米。
(e)、淀积金属扩散阻挡层、电镀金属铜；(f)、金属化学机械抛光，清洗；(g)、淀积绝缘材料保护层(11)，完成片上天线(1)的制造。
顶部绝缘层(11)所使用的绝缘材料可以是含氟硅玻璃、多孔硅、炭氧硅材料、氢氧化硅材料中任意一种或多种的低介电常数材料，或者是二氧化硅、氮化硅、氮氧化硅、碳化硅中任意一种或多种的中介电常数材料，或者是二氧化铪、氧化铝中任意一种或多种的高介电常数材料，其厚度范围为1纳米至10000纳米。
在本实施例中，使用氮化硅作为绝缘保护材料，其厚度为2000纳米。
虽然已公开了本发明的优选实施例，但本领域技术人员将会意识到，在不背离本发明权利要求书中公开范围的情况下，任何各种修改、添加和替换均属于本发明的保护范围。
权利要求
1.一种集成电路中的片上天线结构，其特征在于在制造完成集成电路芯片(2)后，在芯片表面依次淀积有第一绝缘材料层(3)和第二绝缘材料层(4)，在第二绝缘材料层(4)中制造片上天线(1)，此天线(1)通过芯片连接区域(10)与底部芯片实现联接，天线(1)的周围和底部被第二绝缘材料层(4)包围，天线(1)的顶部淀积有绝缘材料保护层(11)。
2.如权利要求1所述的片上天线结构，其特征在于天线结构(1)可在集成电路芯片的正面制造，也可在集成电路芯片的背面制造或在集成电路芯片的正反面同时制造；天线结构(1)可为正四边形、正六边形、正八边形、正十二边形、正十六边形、正三十二边形或圆形。
3.如权利要求1所述的片上天线结构，其特征在于天线圈数(5)可以是1圈至10000圈。
4.如权利要求1所述的片上天线结构，其特征在于天线金属材料为铜、铝、金、镍、铬、钴、钛、钽或上述金属的合金，其厚度范围为1纳米至10000纳米。
5.如权利要求1所述的片上天线结构，其特征在于天线深度的数值大小可以由1纳米至10000纳米。
6.如权利要求1所述的片上天线结构，其特征在于按照天线线圈由外向内的方向，金属线圈宽度(8)，其数值大小可以由0.065微米到20毫米；金属线圈间间距(9)，其数值大小可以由0.065微米到20毫米。
7.如权利要求1所述的片上天线结构，其特征在于按照天线线圈由外向内的方向，金属线圈宽度(8)可以由宽到窄依次变化，每圈减小值在0.065微米至10毫米的范围内。
8.如权利要求1所述的片上天线结构，其特征在于按照天线线圈由外向内的方向，金属线圈宽度(8)可以由窄到宽依次变化，每圈增加值在0.065微米至10毫米的范围内。
9.如权利要求1所述的片上天线结构，其特征在于按照天线线圈由外向内的方向，金属线圈宽度(8)可以保持一致，线宽在0.065微米至10毫米的范围内。
10.如权利要求1所述的片上天线结构，其特征在于按照天线线圈由外向内的方向，金属线圈间间距(9)可以由宽到窄依次变化，每圈减小值在0.065微米至10毫米的范围内。
11.如权利要求1所述的片上天线结构，其特征在于按照天线线圈由外向内的方向，金属线圈间间距(9)可以由窄到宽依次变化，每圈增加在0.065微米至10毫米的范围内。
12.如权利要求1所述的片上天线结构，其特征在于按照天线线圈由外向内的方向，金属线圈间间距(9)可以保持一致，间距在0.065微米至10毫米的范围内。
13.如权利要求1所述的片上天线结构，其特征在于表面淀积的第一绝缘材料层(3)由1种材料构成或2种、3种材料复合构成，其厚度范围为1纳米至10000纳米。
14.如权利要求13所述的片上天线结构，其特征在于第一绝缘材料层(3)所使用的绝缘材料可以是氟硅玻璃、多孔硅、炭氧硅材料、氢氧化硅材料中任意一种或多种的低介电常数材料，或者是二氧化硅、氮化硅、氮氧化硅、碳化硅中任意一种或多种的中介电常数材料，或者是二氧化铪、氧化铝中任意一种或多种的高介电常数材料。
15.如权利要求13所述的片上天线结构，其特征在于第一绝缘材料层(3)由2种绝缘材料复合结构，由下至上的材料顺序可以是二氧化硅、氮化硅；或者是二氧化硅、氮氧化硅；或者是二氧化硅、碳化硅；或者是二氧化硅、二氧化铪；或者是二氧化硅、氧化铝；或者是二氧化铪、碳化硅；或者是二氧化铪、氮氧化硅；或者是二氧化铪、氮化硅；或者是二氧化铪、二氧化硅；或者是氧化铝、二氧化硅；或者是氧化铝、氮化硅；或者是氧化铝、碳化硅。
16.如权利要求13所述的片上天线结构，其特征在于第一绝缘材料层(3)由3种绝缘材料复合结构，由下至上的材料顺序可以是二氧化硅、氮化硅、二氧化硅；或者是二氧化硅、氮氧化硅、二氧化硅；或者是二氧化硅、碳化硅、二氧化硅；或者是二氧化硅、二氧化铪、二氧化硅；或者是二氧化硅、氧化铝、二氧化硅；或者是二氧化铪、碳化硅、二氧化硅；或者是二氧化铪、氮氧化硅、二氧化硅；或者是二氧化铪、氮化硅、二氧化硅；或者是二氧化铪、二氧化硅、碳化硅；或者是氧化铝、二氧化硅、碳化硅；或者是氧化铝、氮化硅、二氧化硅；或者是氧化铝、碳化硅、二氧化硅。
17.如权利要求1所述的片上天线结构，其特征在于第二绝缘材料层(4)所使用的绝缘材料可以是含氟硅玻璃、多孔硅、炭氧硅材料、氢氧化硅材料中任意一种或多种的低介电常数材料，或者是二氧化硅、氮化硅、氮氧化硅、碳化硅中任意一种或多种的中介电常数材料，或者是二氧化铪、氧化铝中任意一种或多种的高介电常数材料，其厚度范围为1纳米至10000纳米。
18.如权利要求1所述的片上天线结构，其特征在于顶部绝缘层(11)所使用的绝缘材料可以是含氟硅玻璃、多孔硅、炭氧硅材料、氢氧化硅材料中任意一种或多种的低介电常数材料，或者是二氧化硅、氮化硅、氮氧化硅、碳化硅中任意一种或多种的中介电常数材料，或者是二氧化铪、氧化铝中任意一种或多种的高介电常数材料，其厚度范围为1纳米至10000纳米。
19.一种制造集成电路中片上天线的工艺流程，包括如下步骤(a)、完成集成电路芯片(2)的制造；(b)、在其表面淀积第一绝缘材料层(3)；(c)、随后淀积第二绝缘材料层(4)；(d)、光刻、刻蚀芯片连接区域(10)及天线(1)，并去胶清洗；(e)、淀积金属扩散阻挡层、电镀金属铜；(f)、金属化学机械抛光，清洗；(g)、淀积绝缘材料保护层(11)，完成片上天线(1)的制造。
全文摘要
本发明公开了一种集成电路中的片上天线结构及其制造方法，在不改变外径大小的前提下，提出金属线圈宽度及金属线圈间间距同时渐变的螺旋结构的片上集成天线，以减小螺旋线圈的串联等效电阻，从而降低能量损耗。本发明的集成片上天线与传统的片上天线相比，高频时涡流效应和临近效应影响降低，导致串联等效电阻Rs下降，从而使其能量损耗更小；制备工艺与常规的CMOS工艺兼容。
文档编号H01Q7/00GK1917285SQ20061003085
公开日2007年2月21日 申请日期2006年9月6日 优先权日2006年9月6日
发明者赵宇航 申请人:上海集成电路研发中心有限公司