专利名称：薄膜晶体管及其制造方法
技术领域：
本发明的实施例涉及一种薄膜晶体管(TFT)及其制造方法，更具体地讲，涉及一种TFT及其制造方法，其中，简化了制造工艺并且减小了对栅极绝缘层破坏的潜在性。
背景技术：
近来，薄膜晶体管(TFT)已经广泛地用作操作显示器例如有机发光显示器(OLED)和液晶显示器(LCD)中的像素的开关器件。因此，大量的注意力集中在有效TFT的设计和TFT的制造上。
参照图1至图2F来详细描述制造传统TFT的工艺。图1是示出制造传统TFT的工艺的流程图。图2A至图2F是示出图1中的制造传统TFT的工艺的剖视图。
参照图1和图2A至图2F，为了制造传统TFT 200，首先，设置基底201(方框P1)。
设置基底201后，在基底201上形成缓冲层202。缓冲层202为可选元件，可由单层或多层形成。氮化物层或氧化物层用作缓冲层202。图2A至图2F中示出的TFT 200的缓冲层202包括由氮化物层形成的第一缓冲层202a和由氧化物层形成的第二缓冲层202b(方框P2)。
形成缓冲层202后，在第二缓冲层202b上形成非晶硅层a-Si。形成的非晶硅层a-Si通过使用激光来晶化。当非晶硅层a-Si被晶化时，晶化的非晶硅层a-Si被图案化，形成半导体层203(方框P3)。
参照图2B，形成半导体层203后，在半导体层203上形成栅极绝缘层204。在形成栅极绝缘层204后，形成掩模210。掩模210形成在栅极绝缘层204上，覆盖半导体层203的第一区域203a。因此，半导体层除了第一区域203a之外的区域203b利用掩模210进行掺杂。可注入n型或p型掺杂剂。已掺杂的半导体层区域203b成为源区和漏区，并且被称作第一掺杂区域203b(方框P4)。形成第一掺杂区域203b后，去除掩模210。
参照图2C，接着，在栅极绝缘层204上形成金属层(未示出)。形成的金属层被图案化，形成栅极205(方框P5)。
形成栅极205后，利用栅极205作为掩模在半导体层203中形成第二掺杂区域203c。第二掺杂区域203c是形成在半导体层203的第一掺杂区域203b和第一区域或沟道203a之间的轻掺杂的漏极(LDD)区域(方框P6)。
参照图2D，形成第二掺杂区域203c后，在栅极205上形成中间绝缘层206(方框P7)。
参照图2E，形成中间绝缘层206后，穿过中间绝缘层206形成暴露源区和漏区(即，第一掺杂区域203b)的多个接触孔207(方框P8)。
参照图2F，形成接触孔207后，穿过接触孔207形成与第一掺杂区域203b电连接的TFT 200的源极和漏极208(方框P9)。
通过前述工艺(方框P1至P9)制造了传统TFT 200。在该制造工艺(方框P1至P9)中，需要用于形成第一掺杂区域203b和第二掺杂区域203c的掩模，结果，使整个制造工艺复杂化。另外，栅极绝缘层204在掺杂工艺期间可被损坏，并且掺杂剂会不均匀地分布。因此，可破坏TFT 200并可劣化迁移率(mobility)。
发明内容
因此，本发明的一方面提供了一种薄膜晶体管(TFT)及其制造方法，其中，掺杂剂均匀地分布在源区和漏区中，栅极绝缘层在制造工艺期间免受损坏，并且简化了整个制造工艺。
根据本发明的实施例包括一种制造薄膜晶体管的方法。该制造方法包括在基底上形成至少一个缓冲层；形成半导体层，该半导体层包括第一半导体层和第二半导体层，其中，在缓冲层上形成第一半导体层，通过在第一半导体层上沉积用掺杂剂掺杂的半导体来形成第二半导体层。该制造方法还包括将第二半导体层图案化来形成源区和漏区，在源区和漏区上形成栅极绝缘层，也包括在栅极绝缘层上形成栅极。
可通过低压化学气相沉积(LPCVD)法或等离子体增强化学气相沉积(PECVD)法，在缓冲层上沉积用n型或p型掺杂剂掺杂的半导体来形成第一半导体层。另外，通过沉积用掺杂剂掺杂的微晶硅或非晶硅来形成第一半导体层。通过LPCVD法或PECVD法，在第一半导体层上直接沉积用n型或p型掺杂剂掺杂的半导体来形成第二半导体层。第一半导体层和第二半导体层可顺序形成在相同的室中。在形成第二半导体层中使用的掺杂剂可包括硼。形成源区和漏区的步骤可包括利用掩模执行的图案化工艺、蚀刻工艺和/或剥离工艺。该方法还包括在栅极上形成中间绝缘层；在中间绝缘层上形成与源区和漏区电连接的源极和漏极。
在本发明的另一实施例中，提供了一种薄膜晶体管，该薄膜晶体管包括至少一个缓冲层，形成在基底上；第一半导体层，形成在缓冲层上；源区和漏区，形成在第一半导体层上；栅极绝缘层，形成在源区和漏区上；栅极，形成在栅极绝缘层上，其中，源区和漏区包括用n型或p型掺杂剂掺杂的半导体。
第一半导体层可包括用与源区和漏区的掺杂剂不同类型的n型或p型掺杂剂掺杂的半导体层。第一半导体层可包括用n型或p型掺杂剂掺杂的微晶硅或非晶硅。源区和漏区可包括用硼掺杂的半导体。薄膜晶体管还可包括中间绝缘层，形成在栅极上；源极和漏极，形成在中间绝缘层上并与源区和漏区电连接。
从结合附图对本发明的实施例进行的下面的描述中，本发明的这些和/或其它方面及优点将变得清楚和更容易理解。
图1是示出传统薄膜晶体管(TFT)的制造工艺的流程图。
图2A是传统TFT的制造工艺的第一阶段的剖视图。
图2B是传统TFT的制造工艺的第二阶段的剖视图。
图2C是传统TFT的制造工艺的第三阶段的剖视图。
图2D是传统TFT的制造工艺的第四阶段的剖视图。
图2E是传统TFT的制造工艺的第五阶段的剖视图。
图2F是传统TFT的制造工艺的第六阶段的剖视图。
图3是示出TFT的制造工艺的一个实施例的流程图。
图4A是TFT的制造工艺的第一阶段的一个实施例的剖视图。
图4B是TFT的制造工艺的第二阶段的一个实施例的剖视图。
图4C是TFT的制造工艺的第三阶段的一个实施例的剖视图。
具体实施例方式
将参照图3至图4C来描述本发明的实施例。
图3是示出根据本发明一个实施例的薄膜晶体管(TFT)的制造工艺的流程图。如这里使用的，术语工艺可包括一系列的操作，该操作还可以包括很多工艺。
参照图3，设置基底(方框S1)。根据一个实施例的TFT的制造工艺包括在基底上形成缓冲层的工艺(方框S2)；在缓冲层上形成已掺杂的第一半导体层的工艺(方框S3)；在第一半导体层上形成已掺杂的第二半导体层的工艺(方框S4)；将第二半导体层图案化来形成源区和漏区的工艺(方框S5)；在源区和漏区上形成栅极绝缘层的工艺(方框S6)和在栅极绝缘层上形成栅极的工艺(方框S7)。
本领域的技术人员应该理解，栅极的制造工艺还包括在栅极上形成中间绝缘层并在中间绝缘层上形成源极和漏极的工艺，该工艺未在图3中示出。
将参照图4A至图4C来详细描述根据本实施例的TFT的制造工艺，图4A至图4C是示出图3中示出的TFT的制造工艺的剖视图。
参照图4A至图4C，为了制造根据本发明一个实施例的TFT 400，首先，设置基底401(方框S1)。
设置基底401后，在基底401上可形成缓冲层402。缓冲层402是可由单层或多层形成的可选元件。氮化物层或氧化物层可用作缓冲层402。根据一个实施例的缓冲层402可包括由氮化物层形成的第一缓冲层402a和由氧化物层形成的第二缓冲层402b(方框S2)。
形成缓冲层402后，可通过低压化学气相沉积(LPCVD)法或等离子体增强化学气相沉积(PECVD)法，在第二缓冲层402b上形成第一半导体层403。在一个实施例中，第一半导体层403根据将要形成的沟道的类型由n型或p型掺杂的微晶硅μ-Si或者非晶硅a-Si来形成。在另一个实施例中，第一半导体层403可由本征半导体层形成。当TFT 400工作时，在第一半导体层403中形成沟道(方框S3)。
参照图4A，形成第一半导体层403后，可通过LPCVD法或者PECVD法在第一半导体层403上形成掺杂的第二半导体层404。在一个实施例中，在形成第一半导体层403后，在与形成第一半导体层403的室相同的室中接着形成第二半导体层404，而不改变室。根据将要形成的TFT 400的类型，第二半导体层404还可通过沉积n型或p型预先掺杂的半导体来形成。例如，第二半导体层404可通过沉积硼掺杂的半导体来形成。在这个例子中，TFT400为p型晶体管(方框S4)。
参照图4B，形成第二半导体层404后，第二半导体层404可被图案化，形成源区和漏区404a。可使用掩模工艺、蚀刻工艺或者剥离工艺(strippingprocess)。因为第一半导体层403和直接沉积在第一半导体层上形成源区和漏区404a的第二半导体层404用作TFT 400的半导体层，所以在掺杂工艺期间栅极绝缘层405免受损坏。因此，减小了TFT 400破坏的潜在性，从而提高了TFT 400的性能(方框S5)。
形成源区和漏区404a后，在源区和漏区404a上可形成栅极绝缘层405。栅极绝缘层405是可由单层或者多层形成的可选元件。氮化物层或者氧化物层可用作栅极绝缘层405(方框S6)。
参照图4C，形成栅极绝缘层405后，在栅极绝缘层405上可形成金属层(未示出)。金属层可被图案化，形成栅极406(方框S7)。
此后，在栅极406上可形成中间绝缘层(未示出)，然后，源极和漏极(未示出)可形成在中间绝缘层上并且与源区和漏区404a电连接。
通过上述工艺(方框S1至S7)来制造根据一个实施例的TFT 400。即，按一个实施例形成的TFT包括至少一个缓冲层402，形成在基底401上；第一半导体层403，形成在缓冲层402上；源区和漏区404a，形成在第一半导体层403上；栅极绝缘层405，形成在源区和漏区404a上；栅极406，形成在栅极绝缘层405上；中间绝缘层，形成在栅极406上；源极和漏极，分别与源区和漏区404a电连接。可通过沉积用与源区和漏区的掺杂剂不同类型n型或p型的掺杂剂预先掺杂的微晶硅或非晶硅，通过LPCVD法或者PECVD法，来形成第一半导体层403。根据本发明的一个实施例，第一半导体层403可不限于掺杂的半导体层，可用本征半导体层来代替形成。当TFT 400工作时，第一半导体层403可形成沟道。第二半导体层或硼掺杂的半导体层404可通过LPCVD法或PEVCD法沉积和/或可被图案化形成源区和漏区404a。在一个实施例中，源区和漏区404a由硼掺杂半导体形成。然而，源区和漏区404a可由用不同的n型或p型掺杂剂掺杂的半导体形成。
在一个实施例中，掺杂的第二半导体层404可顺序且直接沉积在掺杂的第一半导体层403上，形成源区和漏区404a，从而掺杂剂均匀地分布在源区和漏区404a中，并且栅极绝缘层在这些工艺中免受损坏。另外，形成源区和漏区404a时，不执行利用掩模的掺杂工艺，从而简化了整个工艺。
通过在第一半导体层上直接沉积掺杂的半导体来形成源区和漏区，从而栅极绝缘层在掺杂工艺中免受损坏。因此，提高了TFT的性能，例如，减小了TFT破坏的潜在性。另外，掺杂剂均匀地分布在源区和漏区中，从而提高了迁移率。同样，在形成源区和漏区时不执行使用掩模的掺杂工艺，从而简化了整个工艺。
本领域的技术人员将清楚的是，在不脱离本发明的精神或范围的情况下，可对本发明作各种修改和变型。因此，本发明意图覆盖落入权利要求及其等同物范围内的本发明的修改和变型。
权利要求
1.一种制造薄膜晶体管的方法，所述方法包括在基底上形成至少一个缓冲层；形成半导体层，所述半导体层包括第一半导体层和第二半导体层，其中，在所述缓冲层上形成所述第一半导体层，通过在所述第一半导体层上沉积用掺杂剂掺杂的半导体来形成所述第二半导体层；将所述第二半导体层图案化，来形成源区和漏区；在所述源区和漏区上形成栅极绝缘层；在所述栅极绝缘层上形成栅极。
2.如权利要求1所述的方法，其中，通过低压化学气相沉积法或等离子体增强化学气相沉积法，在所述缓冲层上沉积用n型或p型掺杂剂掺杂的半导体来形成所述第一半导体层。
3.如权利要求2所述的方法，其中，通过沉积用掺杂剂掺杂的微晶硅或者用掺杂剂掺杂的非晶硅来形成所述第一半导体层。
4.如权利要求1所述的方法，其中，通过低压化学气相沉积法或等离子体增强化学气相沉积法，在所述第一半导体层上直接沉积用n型或p型掺杂剂掺杂的半导体来形成所述第二半导体层。
5.如权利要求4所述的方法，其中，所述第一半导体层和所述第二半导体层顺序形成在相同的室中。
6.如权利要求1所述的方法，其中，在形成所述第二半导体层中使用的所述掺杂剂包括硼。
7.如权利要求1所述的方法，其中，形成所述源区和漏区的步骤包括利用掩模执行图案化工艺、蚀刻工艺和/或剥离工艺。
8.一种薄膜晶体管，包括至少一个缓冲层，形成在基底上；第一半导体层，形成在所述缓冲层上；源区和漏区，形成在所述第一半导体层上；栅极绝缘层，形成在所述源区和漏区上；栅极，形成在所述栅极绝缘层上，其中，所述源区和漏区包括用n型或p型掺杂剂掺杂的半导体。
9.如权利要求8所述的薄膜晶体管，其中，所述第一半导体层包括用与所述源区和漏区的掺杂剂不同类型的n型或p型掺杂剂掺杂的半导体层。
10.如权利要求9所述的薄膜晶体管，其中，所述第一半导体层包括用n型或p型掺杂剂掺杂的微晶硅或者用n型或p型掺杂剂掺杂的非晶硅。
11.如权利要求8所述的薄膜晶体管，其中，所述源区和漏区包括用硼掺杂的半导体。
全文摘要
本发明提供了一种薄膜晶体管(TFT)和制造该TFT的方法，其中，简化了制造工艺并且减小了对栅极绝缘层的损坏。制造该TFT的方法包括在基底上形成至少一个缓冲层；在缓冲层上形成第一半导体层，通过在第一半导体层上沉积用掺杂剂掺杂的半导体来形成第二半导体层；将第二半导体层图案化，形成源区和漏区；在源区和漏区上形成栅极绝缘层；在栅极绝缘层上形成栅极。
文档编号H01L29/786GK1855393SQ20061005867
公开日2006年11月1日 申请日期2006年3月8日 优先权日2005年4月28日
发明者崔大撤, 崔炳德, 任忠烈 申请人:三星Sdi株式会社