专利名称：具有光学组件的半导体封装结构及其制造方法
技术领域：
本发明涉及一种半导体封装结构及其封装方法，特别是一种具有光学组件的半导体封装结构及其封装方法。
背景技术：
请参考图1，其为现有的具有光学组件的半导体封装结构的示意图。此现有的封装结构1包括一基板11、一CMOS芯片12、一光学组件13、一垫块14、复数条导线15、一光学组件承载基板16、一环壁17及一玻璃基板18。
该基板11具有一芯片承座111及复数个基板接点112，皆位于该基板11的上表面113上。所述复数个基板接点112位于该芯片承座111的外围。该CMOS芯片12具有一主动面121及一背面122，其中该主动面121具有复数个芯片接点123，该背面122利用一黏着层16贴附至该基板11的芯片承座111上。所述复数个芯片接点123透过所述复数个导线15电气连接至所述复数个基板接点112。
该光学组件承载基板16具有一下表面161，其上设有该光学组件13。该光学组件承载基板16通常为一透明材质。该垫块14位于该CMOS芯片12的主动面121与该光学组件承载基板16的下表面161之间。该垫块14为环状外观，且定义出一第一放置空间141，用以放置该光学组件13。
该环壁17黏合在该基板11的上表面113上，且该环壁17与该基板11的上表面113定义出一第二放置空间171，用以放置该CMOS芯片12、该光学组件13、该垫块14、所述复数个导线15及该光学组件承载基板16。该玻璃基板18覆盖该环壁17，用以密封该第二放置空间171。
参考图2，显示图1中光学组件的示意图。该光学组件13为一种微型机电系统(Micro-Electro-Mechanical Systems，MEMS)，其包括至少一个微镜片组19，每一该微镜片组19包括一支撑构件20、一枢纽21及一微镜片22。该支撑构件20具有一第一端201及一第二端202，其中该支撑构件20的第二端202位于该光学组件承载基板16的下表面161。该枢纽21设于该支撑构件20的第一端201。该微镜片22的一端连接至该枢纽21上。每一该微镜片组19的正下方对应该CMOS芯片12的一记忆单元(图中未示)，通过控制该记忆单元的逻辑层次，可以控制所对应的微镜片组19的该微镜片22以该枢纽21为中心而旋转。
该现有的封装结构1的缺点如下，在该现有的封装结构1中是利用所述复数个导线15电气连接所述复数个芯片接点123至所述复数个基板接点112，因此需要一道打线(wire bonding)的制程步骤。此外，该现有的封装结构1需要二个透明基板(即该光学组件承载基板16及该玻璃基板18)，不仅增加制程的复杂度且增加制造成本。
因此，有必要提供一种创新且具进步性的具有光学组件的半导体封装结构及其封装方法，以解决上述问题。
发明内容
本发明的主要目的在于提供一种具有光学组件的半导体封装结构，包括一透明基板、一芯片、一光学组件及一承载基板。该透明基板具有复数个第一接点及复数个第二接点，所述复数个第一接点电气连接至所述复数个第二接点。该芯片连接至该透明基板上，且与该透明基板间具有一间隙，该芯片具有复数个第三接点，用以电气连接至所述复数个第一接点。该光学组件位于该间隙中。该承载基板具有一放置空间及复数个第四接点，该放置空间用以放置该芯片及该光学组件，该透明基板密封该放置空间，且所述复数个第四接点电气连接至该透明基板之所述复数个第二接点。因此，不需要导线作为电气传输，可不用打线制程步骤。此外，本发明仅需要一个透明基板即可。
图1为现有的具有光学组件的半导体封装结构的示意图；图2为图1中光学组件的示意图；图3至图14为本发明具有光学组件的半导体封装结构的封装方法的示意图。
其中，附图标记说明如下
1 现有的封装结构3 第一基板4 第二基板5 光学组件6 第一连接组件7 透明基板8 芯片9 承载基板11 基板12 CMOS芯片13 光学组件14 垫块15 导线16 光学组件承载基板16 黏着层17 环壁18 玻璃19 微镜片组20 支撑构件21 枢纽22 微镜片31 透明基板单元41 芯片单元50 微镜片组51 支撑构件52 枢纽53 微镜片61 间隙62 间隔物63 黏胶
64 刀具70 单体71 透明基板的第一表面72 透明基板的第二表面73 第一接点74 第二接点81 芯片的第一表面82 芯片的第二表面83 第三接点84 记忆单元90 半导体封装结构91 放置空间92 第四接点93 环壁94 第二连接组件95 第三连接组件111 芯片承座112 基板接点113 基板的上表面121 主动面122 背面123 芯片接点141 第一放置空间161 承载基板的下表面171 第二放置空间201 支撑构件的第一端202 支撑构件的第二端311 透明基板单元的第二表面312 第一接点313 第二接点
314 透明基板单元的第一表面315 线路411 芯片单元的第一表面412 第三接点413 记忆单元414 芯片单元的第二表面511 支撑构件的第一端512 支撑构件的第二端931 环壁的内侧部份932 环壁的外侧部份具体实施方式
参考图3至图14为本发明具有光学组件的半导体封装结构的封装方法的示意图。首先，参考图3，提供一第一基板3(例如一玻璃晶体元件)，该第一基板3具有复数个透明基板单元31。参考图4，显示图3中单一透明基板单元31的放大示意图。该透明基板单元31具有一第一表面314(图8)、一第二表面311、复数个第一接点312、复数个第二接点313及复数个线路315，其中该第一表面314与该第二表面311相对，并且所述复数个第一接点312及所述复数个第二接点313位于该透明基板单元31的该第二表面311。所述复数个第二接点313位于所述复数个第一接点312的外围，且所述复数个第一接点312及所述复数个第二接点313利用所述复数个线路315彼此电气连接。
接着，参考图5，提供一第二基板4(例如一CMOS晶体元件)，该第二基板4具有复数个芯片单元41。参考图6，显示图5中单一芯片单元41的放大示意图。该芯片单元41具有一第一表面411、一第二表面414(图8)、一光学组件5、复数个第三接点412及复数个记忆单元413(图7)，其中该第一表面411与该第二表面414相对，所述复数个第三接点412位于该芯片单元41的该第一表面411上且与所述复数个第一接点312相对(图4)。
参考图7，显示图6中光学组件的示意图。该光学组件5是一种微型机电系统(Micro-Electro-Mechanical Systems，MEMS)，其包括至少一个微镜片组50，每一该微镜片组50包括一支撑构件51、一枢纽52及一微镜片53。该支撑构件51具有一第一端511及一第二端512，其中该支撑构件51的第二端512位于该芯片单元41的该第一表面411上。该枢纽52设于该支撑构件51的第一端511。该微镜片53的一端连接至该枢纽52上。每一该微镜片组50的正下方对应该第二基板4的该记忆单元413，通过控制该记忆单元413的逻辑层次，可以控制所对应的微镜片组50的该微镜片53以该枢纽52为中心而旋转。
在本实施例中，该光学组件5为所述复数个微镜片组50，然而可以理解的是，该光学组件5的形式不限于所述复数个微镜片组50。此外，在本实施例中，该光学组件5位于该芯片单元41上，然而可以理解的是，该光学组件5也可位于该透明基板单元31上。
接着，参考图8，利用一第一连接组件6接合该第一基板3及该第二基板4，且所述复数个第三接点412物理连接且电气连接至所述复数个第一接点312。其中该第一基板3及该第二基板4间具有一间隙61，用以放置该光学组件5。在本实施例中，该第一连接组件6包括一间隔物(spacer)62及一黏胶63，该间隔物62用以保持该间隙61，该黏胶63包覆该间隔物62，用以连接该第一基板3及该第二基板4。
接着，切割该接合后的该第一基板3及该第二基板4，以形成复数个单体。本实施例的切割方法如下，首先，参考图9，利用一刀具64从该第一基板3的第一表面314根据所述复数个透明基板单元31的边缘切割该第一基板3。要注意的是，该刀具64仅是在该第一基板3上形成凹槽，而不直接切断该第一基板3。接着，参考图10，将该接合后的该第一基板3及该第二基板4翻转180度后，利用该刀具64从该第二基板4的第二表面414根据所述复数个芯片单元41的边缘切割该第二基板4。要注意的是，该刀具64仅在该第二基板4上形成凹槽，而不直接切断该第二基板4。
接着，参考图11，折断该第一基板3及该第二基板4以形成复数个单体70，每一单体70包括一透明基板7、一芯片8、一光学组件5及一第一连接组件6。该透明基板7即为该第一基板3的该透明基板单元31，其具有一第一表面71、一第二表面72、复数个第一接点73及复数个第二接点74，其中该第一表面71与该第二表面72相对，且所述复数个第一接点73及所述复数个第二接点74位于该透明基板7的该第二表面72。所述复数个第二接点74位于所述复数个第一接点73的外围，且所述复数个第一接点73及所述复数个第二接点74利用复数个线路(图中未示)彼此电气连接。
该芯片8即为该第二基板4的芯片单元41。该芯片8的面积小于该透明基板7的面积，其具有一第一表面81、一第二表面82、该光学组件5、复数个第三接点83及复数个记忆单元(图中未示)，其中该第一表面81与该第二表面82对应，所述复数个第三接点83位于该芯片8的该第一表面81上。
该第一连接组件6用以接合该透明基板7及该芯片8，且使所述复数个第三接点83物理连接且电气连接至所述复数个第一接点73。其中该透明基板7及该芯片8间具有一间隙61，以放置该光学组件5。
接着，参考图12，提供一承载基板9，该承载基板9具有一放置空间91及复数个第四接点92。在本实施例中，该承载基板9的材质为陶瓷，且该承载基板9具有一环壁93，用以定义该放置空间91，该环壁93具有一内侧部份931及一外侧部份932，该外侧部份932高于该内侧部份931而形成一阶梯状外观，且所述复数个第四接点92位于该内侧部份931的顶部上。
接着，参考图13，利用一第二连接组件94接合(包括电气连接及物理连接)该承载基板9及该单体70，以形成一半导体封装结构90。其中该放置空间91放置该单体70，该透明基板7密封该放置空间91，且该承载基板9的所述复数个第四接点92电气连接至该透明基板7的所述复数个第二接点74。在本实施例中，该第二连接组件94为一异方性导电膜(ACF)。此外为了增加接合效果，可再利用一第三连接组件95(例如一黏胶)连接该外侧部份932的内侧壁及该透明基板7的外缘。
再参考图13，显示本发明具有光学组件的半导体封装结构的剖视图。该具有光学组件的半导体封装结构90包括一透明基板7、一芯片8、一光学组件5、一第一连接组件6、一承载基板9、一第二连接组件94及一第三连接组件95。
该透明基板7的材质较佳为玻璃，其具有一第一表面71、一第二表面72、复数个第一接点73及复数个第二接点74，其中该第一表面71与该第二表面72相对，且所述复数个第一接点73及所述复数个第二接点74位于该透明基板7的该第二表面72。所述复数个第二接点74位于所述复数个第一接点73的外围，且所述复数个第一接点73及所述复数个第二接点74利用复数个线路(图中未示)彼此电气连接。
该芯片8较佳为一CMOS芯片，其面积小于该透明基板7的面积。该芯片8具有一第一表面81、一第二表面82、该光学组件5、复数个第三接点83及复数个记忆单元84(图14)，其中该第一表面81与该第二表面82相对，所述复数个第三接点83位于该芯片8的该第一表面81上。该芯片8利用该第一连接组件6连接至该透明基板7上，且与该透明基板7间具有一间隙61，以放置该光学组件5。所述复数个第三接点83物理连接且电气连接至所述复数个第一接点73。
参考图14，显示图13中光学组件的示意图。该光学组件5是一种微型机电系统，其包括至少一个微镜片组50，每一该微镜片组50包括一支撑构件51、一枢纽52及一微镜片53。该支撑构件51具有一第一端511及一第二端512，其中该支撑构件51的第二端512位于该芯片8的该第一表面81上。该枢纽52设于该支撑构件51的第一端511。该微镜片53的一端连接至该枢纽52上。每一该微镜片组50的正下方对应该芯片8的该记忆单元84，通过控制该记忆单元84的逻辑层次，可以控制所对应的微镜片组50的该微镜片53以该枢纽52为中心而旋转。
在本实施例中，该光学组件5是所述复数个微镜片组50，然而可以理解的是，该光学组件5的形式不限于所述复数个微镜片组50。此外，在本实施例中，该光学组件5位于该芯片8上，然而可以理解的是，该光学组件5也可位于该透明基板7上。
在本实施例中，该第一连接组件6包括一间隔物62及一黏胶63，该间隔物62用以保持该间隙61，该黏胶63包覆该间隔物62，用以连接该透明基板7及该芯片8。
该承载基板9具有一放置空间91及复数个第四接点92，其中该放置空间91用以放置该芯片8及该光学组件5。在本实施例中，该承载基板9的材质为陶瓷，且该承载基板9具有一环壁93，用以定义该放置空间91，该环壁93具有一内侧部份931及一外侧部份932，该外侧部份932高于该内侧部份931而形成一阶梯状外观，且所述复数个第四接点92位于该内侧部份931的顶部上。
该第二连接组件94接合(包括电气连接及物理连接)该承载基板9及该透明基板7的第二表面72。该透明基板7密封该放置空间91，且该承载基板9的所述复数个第四接点92电气连接至该透明基板7的所述复数个第二接点74。在本实施例中，该第二连接组件94为一异方性导电膜。此外为了增加接合效果，可再利用一第三连接组件95(例如一黏胶)连接该外侧部份932的内侧壁及该透明基板7的外缘。
以上所述仅为本发明其中的较佳实施例而已，并非用来限定本发明的实施范围；即凡依本发明权利要求所作的均等变化与修饰，皆为本发明专利范围所涵盖。
权利要求
1.一种具有光学组件的半导体封装结构，其特征在于，该封装结构包括一透明基板，该透明基板具有复数个第一接点及复数个第二接点，所述复数个第一接点电气连接至所述复数个第二接点；一芯片，该芯片连接至该透明基板上，且与该透明基板间具有一间隙，该芯片具有复数个第三接点，用以电气连接至所述复数个第一接点；一光学组件，该光学组件位于该间隙中；以及一承载基板，该承载基板具有一放置空间及复数个第四接点，该放置空间用以放置该芯片及该光学组件，该透明基板密封该放置空间，且所述复数个第四接点电气连接至该透明基板的所述复数个第二接点。
2.如权利要求1所述的半导体封装结构，其特征在于，该透明基板进一步包括一第一表面及一第二表面，所述复数个第一接点及所述复数个第二接点位于该第二表面。
3.如权利要求1所述的半导体封装结构，其特征在于，该芯片进一步包括一第一表面及一第二表面，所述复数个第三接点位于该第一表面。
4.如权利要求1所述的半导体封装结构，其特征在于，进一步包括一第一连接组件，用以连接该芯片及该透明基板，且使该芯片与该透明基板间具有该间隙。
5.如权利要求4所述的半导体封装结构，其特征在于，该第一连接组件包括一间隔物及一黏胶，该间隔物用以使该芯片与该透明基板间具有该间隙，该黏胶包覆该间隔物，用以连接该芯片及该透明基板。
6.如权利要求1所述的半导体封装结构，其特征在于，该光学组件位于该透明基板上或该芯片上。
7.如权利要求1所述的半导体封装结构，其特征在于，该光学组件包括至少一个微镜片组，每一该微镜片组包括一支撑构件，具有一第一端及一第二端；一枢纽，其设于该支撑构件的第一端；以及一微镜片，该微镜片的一端连接至该枢纽上，使该微镜片能够以该枢纽为中心旋转。
8.如权利要求7所述的半导体封装结构，其特征在于，该支撑构件的第二端位于该透明基板上或该芯片上。
9.如权利要求1所述的半导体封装结构，其特征在于，该承载基板具有一环壁，用以定义该放置空间，且所述复数个第四接点位于该环壁的顶部上。
10.如权利要求9所述的半导体封装结构，其特征在于，该环壁具有一内侧部份及一外侧部份，该外侧部份高于该内侧部份而形成一阶梯状外观，且所述复数个第四接点位于该内侧部份的顶部上。
11.如权利要求1所述的半导体封装结构，其特征在于，进一步包括一第二连接组件，用以电气连接及物理连接所述复数个第二接点至所述复数个第四接点。
12.如权利要求10所述的半导体封装结构，其特征在于，进一步包括一第三连接组件，用以连接该外侧部份及该透明基板。
13.一种具有光学组件的半导体封装结构的封装方法，其特征在于，该方法包括以下步骤(a)提供一第一基板，该第一基板具有复数个透明基板单元，每一透明基板单元具有复数个第一接点及复数个第二接点，所述复数个第一接点是电气连接至所述复数个第二接点；(b)提供一第二基板，该第二基板具有复数个芯片单元，每一芯片单元具有一光学组件及复数个第三接点；(c)提供一光学组件，该光学组件设置于该第一基板或该第二基板的上；(d)接合该第一基板及该第二基板，使得所述复数个第三接点电气连接至所述复数个第一接点，且该第一基板及该第二基板间具有一间隙，以放置该光学组件；(e)切割该第一基板及该第二基板，以形成复数个单体，每一单体具有一透明基板单元及一芯片单元；(f)提供一承载基板，该承载基板具有一放置空间及复数个第四接点；及(g)接合该承载基板及该单体，其中该放置空间放置该单体，该透明基板单元密封该放置空间，且该承载基板的所述复数个第四接点电气连接至该透明基板单元的所述复数个第二接点。
14.如权利要求13所述的封装方法，其特征在于，该第一基板具有一第一表面及一第二表面，所述复数个第一接点及所述复数个第二接点位于该第一基板的该第二表面，且该第二基板具有一第一表面及一第二表面，所述复数个第三接点位于该第二基板的该第一表面。
15.如权利要求13所述的封装方法，其特征在于，在步骤(d)中利用一第一连接组件连接该第一基板及该第二基板。
16.如权利要求13所述的封装方法，其特征在于，该第一连接组件包括一间隔物及一黏胶，该间隔物用以使该第一基板及该第二基板间具有一间隙，该黏胶包覆该间隔物，用以连接该第一基板及该第二基板。
17.如权利要求13所述的封装方法，其特征在于，该光学组件包括至少一个微镜片组，每一该微镜片组包括一支撑构件，具有一第一端及一第二端，该第二端是位于该光学组件所对应的该第一基板或该第二基板上；一枢纽，其设于该支撑构件的第一端；以及一微镜片，该微镜片的一端连接至该枢纽上，使该微镜片能够以该枢纽为中心旋转。
18.如权利要求13所述的封装方法，其特征在于，在步骤(g)中利用一第二连接组件电气连接及物理连接所述复数个第二接点至所述复数个第四接点。
19.如权利要求13所述的封装方法，其特征在于，该承载基板具有一环壁，用以定义该放置空间，该环壁具有一内侧部份及一外侧部份，该外侧部份高于该内侧部份而形成一阶梯状外观，且所述复数个第四接点位于该内侧部份的顶部上，该步骤(g)利用一第三连接组件连接该外侧部份及该透明基板单元。
全文摘要
本发明公开了一种具有光学组件的半导体封装结构及其制造方法。该半导体封装结构包括一透明基板、一芯片、一光学组件及一承载基板。该透明基板具有复数个第一接点及复数个第二接点，第一接点电气连接至第二接点。该芯片连接至该透明基板上，且与该透明基板间具有一间隙，该芯片具有复数个第三接点，用以电气连接至第一接点。该光学组件位于该间隙中。该承载基板具有一放置空间及复数个第四接点，该放置空间用以放置该芯片及该光学组件，该透明基板密封该放置空间，且所述复数个第四接点电气连接至该透明基板的所述复数个第二接点。因此，不需要导线作为电气传输，可不用打线制程步骤。此外，本发明的半导体封装结构仅需要一个透明基板即可。
文档编号H01L21/60GK101043044SQ20061006616
公开日2007年9月26日 申请日期2006年3月24日 优先权日2006年3月24日
发明者黄正维 申请人:日月光半导体制造股份有限公司