专利名称：形成存储单元阵列的方法和存储单元阵列的制作方法
技术领域：
本发明与一种形成存储单元阵列的方法有关，也与一种存储单元阵列有关。
背景技术：
动态随机存取存储器(DRAM)的存储单元包含一储存电容器，其用於储存代表准备被储存信息的电荷，也包含一用以定址该储存电容器的存取晶体管。该存取晶体管包含一第一与第二源极/漏极区域，邻近该第一与第二源极/漏极区域的导电沟道，以及控制介於该第一与第二源极/漏极区域之间电流流动的栅极。该晶体管通常形成於半导体基板中。储存在该储存电容器中的信息则利用定址该存取晶体管的方式读出。该存取晶体管沟道长度具有一下边界，当该长度低於该下边界时，该未定址存取晶体管的隔离性质是不足的。该有效沟道长度Leff的下边界限制了平面晶体管胞元的尺度，其具有对於该半导体基板表面而言水平形成的存取晶体管。
一种特定的晶体管概念为鳍型场校晶体管(FinFET)。一鳍型场校晶体管(FinFET)的有源区通常具有鳍型或脊的形状，其形成在该半导体基板中介於该第一与第二源极/漏极区域之间。特别的，在一种双栅极鳍型场校晶体管(FinFET)中，在该有源区的两侧向侧处设置两栅极。此外，可以提供形成在该有源区顶部侧上的一顶部栅极。该栅极部分则在侧向上沿著该有源区部分延伸至一预定深度。特别是该提供栅极的侧向部分，可以延伸至设置在邻近该有源区绝缘沟渠深度之半以上的深度。
在目前所使用的动态随机存取存储器(DRAM)存储单元中，该储存电容器可以执行为一种沟渠电容器。在这样的沟渠电容器中则形成两电容器电极，其在垂直於该基板表面的方向中延伸进入该基板。根据另一种动态随机存取存储器(DRAM)存储单元的执行，该电荷被储存於一种堆叠式电容器中，其形成於该基板表面上方。
由C.H Lee等人於2004Symposium on VLSI technology，Digestof Technical Papers，pp.130所发表标题为″Novel Body Tied FinFETCell Array Transistor DAM with Negative Word Line Operation forsub 60nm Technology and beyond″的文章中公开一种形成存储单元阵列的方法，其中每个存储单元都包括执行为堆叠式电容器的储存电容器。为了形成该晶体管阵列，首先利用已知方法形成分段的有源区。之後，利用一种隔离层覆盖该完整晶体管阵列。为了从该有源区的侧向侧移除该隔离层，便利用一黑色掩模在该记忆装置的周围部分进行掩模并执行蚀刻步骤。在之後的步骤中，沉积一种硬式掩模材料并将其图样化，藉此形成垂直延伸至该有源区的条状物。之後，该有源区便将该图样化硬式掩模层做为蚀刻掩模，并进行蚀刻。该图样化硬式掩模层在後续注入步骤中也同样做为掩模。在之後的步骤中，便以一般的方式形成堆叠式电容器。
对於形成包括沟渠电容器的存储单元阵列而言，其造成的问题是当从该存储单元阵列的阵列部分完全地移除该隔离层时，也同样地移除了填充该电容器沟渠上方部分的沟渠顶部氧化物。
此外，利用埋带连接该沟渠式电容器与该阵列装置也可能造成问题。具体来说，当从该埋带顶部移除该氧化物时，便可能造成栅极传导体形成的问题。特别是在执行一种8F2棋盘式阵列时，该通过字线是设置覆盖在该深沟渠上方。如果没有任何的沟渠顶部氧化物剩余在该沟渠上时，只利用该栅极氧化物进行该通过字线与该深沟渠之间的隔离是不够的。
发明内容
本发明的实施例提供一种存储单元阵列与形成存储单元阵列的方法。在一实施例中，公开一种形成存储单元阵列的方法，该存储单元阵列包含多个存储单元，每个存储单元都包含一沟渠电容器与一晶体管。在一实施例中，於定义该绝缘沟渠与对应有源区之後形成该晶体管的期间，提供一栅极，其包括在该绝缘沟渠中邻近一沟道的部分蚀刻一隔离材料，因此使该沟道的一部分成为未覆盖，该未覆盖部分具有一种包含一顶部侧与两侧向侧的脊形状，在该顶部侧与两侧向侧上提供一栅极隔离层，在该栅极隔离层上提供一传导材料，因此该栅极是沿著该沟道的顶部侧与两侧向侧上设置，其中在该绝缘沟渠中隔离材料蚀刻是利用局部蚀刻该隔离材料的方式执行，其中保存在该隔离沟槽上方部分中将有源区彼此分离的隔离材料。
所包含的伴随图示将提供对於本发明的进一步了解，并整合及构成此具体规格的一部分。该图示与该叙述一起描述本发明实施例，以说明本发明的原则。本发明一实施例与本发明的许多预期优点在以後续详细叙述说明之後，将可获得较佳了解并立即被体会。该图示的元件彼此之间并不一定符合相对尺寸。相同的参考数字也指明对应的相同部分。
第1A-1D、2A-2C、3A-3D、4、5、6A-6E至笫7A-7C图描述根据本发明制造一存储单元阵列方法之一的实施例。
第8图描述本发明存储单元阵列的一完整存储单元形成部分横断面图示。
第9图描述利用本发明方法所可以形成示范存储单元阵列的平面图示。
第10图描述根据本发明第二实施例存储单元阵列的一完整存储单元形成部分横断面图示。
第11图描述根据本发明方法第二实施例所可以形成示范存储单元阵列的平面图示。
笫12A和12B图描述根据本发明另一实施例的存储单元阵列部分。
主要元件符号说明l有源区长度 w有源区宽度I-I II-II III-III断面线1半导体基板 10基板表面101有源区表面 11鳍型区域11a脊顶部侧 11b脊侧向侧12有源区 121第一源极/漏极区域122第二源极/漏极区域 125窄化鳍型14沟道 16晶体管2绝缘沟渠 3沟渠电容器31内部电极 32绝缘轴环33埋带窗 34沟渠顶部氧化物
35埋带 36多晶硅填充物38电容器介电质 4堆叠式电容器41第二电容器电极 42电容器介电质43第一电容器电极 44硼磷硅玻璃(BPSG)层45隔离沟槽 46隔离材料72光致抗蚀剂层 74口袋结构74a底部部分 75锥状口袋结构8字线 8a主动字线8b通过字线 84栅极氧化物85栅极 853GC掩模开口854定义GC区域 855GC掩模86间隔器 9位元线91位元线接点 92重分配接点100存储单元 101有源区表面具体实施方式
在後续详细叙述中将参考在此成为文件部分的伴随图示，且本发明可以藉由描述特定实施例的方式所执行。就这一点而言，所使用像是″顶部″、″底部″、″前方″、″後方″、″引导″、″蔓延″等等的方向性术语则是针对该图示的座标所描述。因为本发明实施例的组件可以位於许多不同方向中，所使用的方向性术语则仅是用於描述的目的，而并非用来限制。应该了解的是也可以使用其他的实施例，并可以在不背离本发明观点下进行结构化或逻辑性的改变。因此後续详细叙述并不是用来限制，而本发明的观点则由附加权利要求所定义。
在一实施例中，本发明提供一种形成存储单元阵列的改良方法。此外，本发明也提供一种改良的存储单元阵列。
本发明的实施例提供一种形成存储单元阵列的方法与一种存储单元阵列。在一实施例中，本发明提供一种形成存储单元阵列的方法，包含提供具有一表面的半导体基板，在该半导体基板中提供多个隔离沟槽，在该半导体基板中提供多个绝缘沟渠，该绝缘沟渠在一第一方向中延伸，藉此定义多个有源区，该每个有源区都利用沿著一第二方向的两个绝缘沟渠所限定，该第二方向则垂直於该第一方向，且该每个有源区都利用沿著该第一方向的两个隔离沟槽所限定，每个有源区都具有宽度w与长度l，该宽度w是沿著该第二方向所量测，而长度l该第一方向则沿著该第一方向所量测。在该每个绝缘沟渠与该隔离沟槽的上方部分中提供一种隔离材料。藉由提供一第一与一第二源极/漏极区域的方式，在该每个有源区中提供至少一晶体管，以形成位於该第一与第二源极/漏极区域之间所设置的沟道，并提供控制介於该第一与第二源极/漏极区域之间电流流动的一栅极，提供多个储存电容器，其包括一第一与第二电容器电极，也包括设置在该第一与第二电容器电极之间的电容器介电质，将该晶体管之一的第一源极/漏极区域连接至一对应的第二电容器电极之一。提供一栅极的步骤包括在该绝缘沟渠中邻近该沟道的部分蚀刻该隔离材料，因此使该沟道的一部分成为未覆盖，该未覆盖部分具有一种包含一顶部侧与两侧向侧的脊形状，并在该顶部侧与两侧向侧上提供一栅极隔离层。在该栅极隔离层上提供一传导材料，因此该栅极是沿著该沟道的顶部侧与两侧向侧上设置。在该绝缘沟渠中隔离材料蚀刻步骤是利用局部蚀刻该隔离材料的步骤执行，其中保存在该隔离沟槽上方部分中的隔离材料。
本发明提供一种方法，其中该隔离材料是在预定部分处从该绝缘沟渠凹进，以提供该有源区或沟道的未覆盖部分。在此未覆盖部分中则形成该沟道的脊。该脊包括一顶部侧与两侧向侧。该栅极是在此未覆盖部分处形成以邻近於该脊的三侧。因此，根据本发明该隔离材料只在该预定部分处凹进，并保存在该隔离沟槽顶部部分处的隔离材料。因此，该字线便只设置於该栅极形成部分的较低位置处。据此，通常设置在该隔离沟槽以上的通过字线便维持在一较高层处，并因此可以与该邻近有源区进行较佳的隔离。因此，便可以有利的减少在该通过字线与该有源区之间的干扰。
特别是该电容器可以执行为一种沟渠电容器。在此情况中，提供多个隔离沟槽的步骤包含在该半导体基板中提供多个电容器沟渠。此外，在提供多个绝缘沟渠之前提供多个储存电容器是有利的。因为在提供一栅极期间，该隔离材料可以只在该栅极被形成的预定部分处凹进，而保存在该电容器沟渠上方部分中的隔离材料，特别是，并不移除形成在该第一与第二电容器电极以上的沟渠顶部氧化物。换句话说，该隔离材料不但在该电容器沟渠顶部部分处保存，也在该埋带部分形成的位置处保存。据此，便可达到该字线对於该沟渠电容器与该埋带部分的可靠隔离。
根据实施例，该隔离材料准备被局部蚀刻的部分可以利用图样化阻抗掩模的方式所定义，特别是一种利用掩模光刻图形化的光致抗蚀剂材料。
特别是该掩模可以具有点状形式的开口，该点状形式具有沿著该第二方向的宽度与沿著该第一方向的长度。在此情况中，较佳的是该点状的宽度大於该有源区的宽度。此实施例的优势在於在此情况中该点状掩模对於该有源区的适当对齐是较不关键的。
较佳的是，该点状的长度与该有源区的长度以及可获得的最大重叠错误有关。如果利用OL表示该最大重叠错误，便具有以下关系点状长度＜1-2*OL在此情况中，小量错位并不造成在该字线与该有源区之间的短路。举例而言，最大重叠错误(OL)可以是0.2至0.3*F，其中F表示该使用技术所能获得的最小结构特征尺寸。该有源区的长度与该阵列结构有关。如果执行一种存储单元阵列的棋盘配置，该有源区长度则为2.6F。据此，在此情况中，该点状的长度较佳的是小於2.0F。
如果执行一种具有共享位元线的8*F2存储单元配置，该有源区的长度则为5*F。据此，在此情况中，该点状的长度较佳的是小於4.4*F。
替代的，该掩模可以具有线段形式的开口，每个线段都具有沿著该第二方向的宽度与沿著该第一方向的长度。在此情况中，该线段的宽度大於该有源区的宽度是特别有利的。此实施例的优势在於在此情况中该线段形式掩模对於该有源区的适当对齐是较不关键的。
此外，该线段的长度可以如同以上所定义。较佳的是，该蚀刻步骤是一种锥状蚀刻步骤。在此情况中，利用一种乾式蚀刻步骤较容易进行该栅极材料的图样化。特别是当进行之後准备被沉积的栅极材料图样化时，在该隔离材料中形成凹处的侧壁阴影效应是较不关键的。
根据一较佳实施例，该方法进一步包括将该沟道的未覆盖部分变薄，其在提供一栅极隔离层之前执行。在此情况中所形成的晶体管特性将被进一步改善。
此外，在一实施例中，该电容器沟渠与该存储单元分别以一种棋盘式图样配置。
在一实施例中，本发明另外提供一种存储单元阵列，其至少部分地形成於具有一表面的半导体基板中，该存储单元阵列包含多个绝缘沟渠，该绝缘沟渠在一第一方向中延伸，该每个绝缘沟渠都利用一种隔离材料填充，多个有源区，该每个有源区都利用沿著一第二方向的两个绝缘沟渠所限定，该第二方向则垂直於该第一方向，且该每个有源区都利用沿著该第一方向的两个隔离沟槽所限定，每个有源区都具有宽度w与长度l，该宽度w是沿著该第二方向所量测，而长度l该第一方向则沿著该第一方向所量测。在该隔离沟槽上方部分中设置一种隔离材料，在该每个有源区中形成至少一晶体管。该每个晶体管都包括一第一与第二源极/漏极区域，并在该第一与第二源极/漏极区域之间设置一沟道，以及控制介於该第一与第二源极/漏极区域之间电流流动的一栅极。多个储存电容器，其包括一第一与一第二储存电极与在该第一与第二储存电极之间设置的一介电层，该晶体管之一的第一源极/漏极区域则连接至该对应第二电储存电极之一，其中该每个有源区都具有在该沟道部分中的脊形状，该脊包含一顶部侧与两侧向侧，而该栅极则沿著该顶部侧与两侧向侧上设置，在该绝缘沟渠中的隔离材料则凹进至邻近该脊的部分，以在邻近该脊处形成凹处，该凹处具有对於该有源区表面的均一深度d。
第1A图描述在形成该储存电容器(在此图中并未描述)与该有源区12之後的存储单元阵列平面图示。特别是该有源区是形成为条状片段，一列中的有源区12两片段彼此则以该沟渠顶部氧化物34所间隔，该沟渠顶部氧化物34则形成在该隔离层表面下方一对应沟渠晶体管之上。不同列的有源区12邻近条状物则彼此利用绝缘沟渠所间隔，该绝缘沟渠则利用一种隔离材料2所填充。该有源区12的片段则利用一种棋盘方式所配置，因此邻近列的片段便以一种交错方式配置。具体来说，邻近列的片段是以该胞元间隔之半，特别是以2F所偏移。如同一般所知，在描述配置中的典型胞元尺寸为8F2(＝4F*2F)。
在第1A图中描述阵列介於I-I之间的横断面则在第1B图中描述。如同可从第1B图所见，沟渠电容器3包括一内部电极31、一电容器介电质38，其设置於该内部电极31与该外部电极(未描述)之间。如本领域传统方式，在该沟渠电容器3的上方部分中提供一绝缘轴环32。也提供一种多晶硅填充物36以完成该内部电容器电极31与形成在该绝缘轴环上方埋带窗之间的电力接触。在该多晶硅填充物36以上，提供一种沟渠顶部氧化物层34。举例而言，该顶部氧化物层34的总厚度可以大概是15nm至45nm，该顶部氧化物层34则从该基板表面10突出约0nm至30nm。
为了方便在此将省略该沟渠电容器3形成的描述。特别是该沟渠电容器包括一埋带，以完成在该内部电容器电极31与该准备被形成晶体管第一源极/漏极区域之间的电力接触。介於该内部电容器电极31与该准备被形成晶体管第一源极/漏极区域之间的电力接触也可以利用一种表面带的方式完成，其中沉积一种氧化物。
第1C图描述在第1A图中II-II之间的横断面。特别的，在第1C图中所采用的横断面图示是与该有源区较小横断面处所交叉。如同可从第1C图所见，该有源区12在任一边都利用绝缘沟渠2所限定。为了定义一有源区，该绝缘沟渠2则利用一般已知的光微影定义及蚀刻。之後，该绝缘沟渠2是利用像是二氧化硅的隔离材料所填充。
第1D图描述在第1A图中III-III之间的横断面。特别的，第1D图的横断面描述邻近於一有源区12沿著一绝缘沟渠的横断面图示。
特别的，该有源区一般上具有0.8F的宽度，而一绝缘沟渠2具有1.2F的宽度w。特别是该有源区与该绝缘沟渠的宽度总和为2F。此外，介於邻近沟渠电容器的距离，或者换句话说，该有源区12的长度1总量大概为2.6F，而该总单元间隔为4F。
在定义该有源区之後，便以一种特别利用热成长方式所形成牺牲氧化物层覆盖该完整阵列。在次一步骤中，便在该表面上涂敷一光致抗蚀剂层，并将其光刻图形化以形成在下一步骤中准备被蚀刻的开口。特别的，第2A图描述一种利用GC掩模开853所形成结构的平面图，其较佳的是一种椭圆形、卵形或圆形。不过，具有方形或矩形的掩模开口853也是可用的。
第2B图描述该结构的横断面图示。如同可从第2B图所见，在该半导体基板表面上涂敷一光致抗蚀剂层72，并在该光致抗蚀剂层中形成一开854。特别的，该定义的GC区域是利用一种已知方法，使用如在第2C图中描述范例的掩模855进行光微影定义。
特别是该掩模855可以具有圆形或椭圆形的开口。举例而言，该开口可以具有宽度w0与长度10，该长度是沿著该有源区线所量测，而该宽度则垂直於该有源区线所量测。替代的，该掩模855可以具有线段形状的开口。同样的，这些开口具有宽度w0与长度10，该长度是沿著该有源区线所量测，而该宽度则垂直於该有源区线所量测。
根据本发明，该开口宽度w0较佳的是大於该有源区12的宽度。此外，较佳的是该开口长度10小於该有源区的长度。
当将该电容器阵列与该掩模855重叠时，必须小心该开口是形成於该有源区以上的位置，因此邻近该有源区该绝缘沟渠的部分是不受掩模的。此外，必须小心的是该开口并不形成在该电容器沟渠以上的位置，因此该沟渠顶部氧化物34便不受到蚀刻。据此，该正确数值w0与10必须对於该使用光微影方法可能造成的一般重叠误差所决定。这些数值进一步与该有源区的长度与宽度有关，也与该绝缘沟渠的宽度有宽。
如同以上已经讨论，如果OL表示该最大重叠错误，便具有以下关系10＜1-2*OL在此情况中，小量错位并不造成在该字线与该沟渠电容器之间的短路。举例而言，最大重叠错误(OL)可以是0.2至0.3*F，其中F表示该使用技术所能获得的最小结构特徵尺寸。该有源区的长度与该阵列结构有关。如果执行一种存储单元阵列的棋盘配置，该有源区长度则为2.6*F。据此，在此情况中，该点状的长度较佳的是小於2.0*F。
如果执行一种具有共享位元线的8*F2存储单元配置，该有源区的长度则为5*F。据此，在此情况中，该点状的长度较佳的是小於4.4*F。
此外，也具有以下关系w0＜2*绝缘沟渠宽度+w-2*OL藉此，由於该掩模的一般错位便不开启该邻近列的有源区。
接著，蚀刻存在於该绝缘沟渠2中的二氧化硅层，举例而言利用一种一般已知的乾式蚀刻方式。特别是此蚀刻可以是一种选择性蚀刻，其中该绝缘沟渠2的隔离材料对於该硅材料而言将被选择性地蚀刻。选择性的，此蚀刻也可以是一种锥状蚀刻，因此在第3D图中所描述范例的开口74在靠近该半导体基板表面10位置处，相较於底部部分(74a)而言将具有较大的直径。
做为另一替代，该蚀刻可以执行为一种利用氟化氢的湿式蚀刻。
第3A图描述一种该形成结构上的平面图。特别是在该有源区12周围形成凹处或口袋结构74。
第3B图描述在第3A图中I-I之间，沿著一有源区的横断面。因为该蚀刻对於硅具有选择性，便不蚀刻任何的硅材料，而在第3B图中描述的结构则与第2B图中描述的结构相同。
此外，第3C图描述在第3A图中II-II之间的横断面。如同可从第3C图所见，在该绝缘沟渠中邻近该有源区12的部分形成口袋结构74。
此外，第3D图描述在第3A图中III-III之间的横断面。如同可从第3D图所见，在该隔离材料终於该描述横断面图示中央部分形成口袋结构74。
如同可从第3C与第3D图所见，该口袋结构74在平行於该有源区方向中具有均匀深度。此外，该口袋结构74在垂直於该有源区方向中具有均匀深度d1。特别是该深度d1是对於该有源区的表面101所量测。
之後，该光致抗蚀剂材料是利用一般已知方式形成条状。该形成的横断面图示则在第4图中描述。
之後，利用一般已知方式形成栅极氧化物层84。该形成的结构则在第5图中描述。
之後，沉积构成该栅极的材料为覆盖该阵列表面的一层或多层。之後，利用图样化构成该栅极材料层的方式形成该字线。特别是对用於该栅极的材料堆叠进行图样化以形成组成该主动字线8a与该通过字线8b的条状物。
第6A图描述该形成结构上的平面图，其中该字线是垂直於该有源区所配置。特别是该主动字线8a是直接地形成在该隔离材料已经在之前描述处理中所凹进的部分之上。
第6B图描述在第6A图样成结构中I-I之间的横断面。
在第6B图中，该主动字线是形成在该栅极氧化物层84上方，该栅极氧化物层84则形成於该半导体表面上。特别是该通过字线8b是利用该沟渠顶部氧化物34与该沟渠电容器的多晶硅填充物隔离。因为该沟渠顶部氧化物具有最多为30nm的厚度，在该通过字线8b与该沟渠电容器多晶硅填充物之间便需要一足够的隔离。
第6C图描述在第6A图结构中II-II之间的横断面。特别的，现在该栅极85是配置在形成该有源区12脊的三侧上。该栅极是利用一种栅极氧化物84与该有源区隔离。特别是该有源区具有一顶部侧11a与两侧向侧11b，其邻近於该栅极85。特别的，该栅极85侧向延伸至大概10至100nm的深度，特别是20nm。
第6D图描述在第6A图中III-III之间的横断面。如同可从第6D图所见，其需要对该栅极材料堆叠蚀刻至一深度，因此在该栅极之间的部分完全地移除该栅极材料，以避免该栅极与该有源区12之间的短路。特别是该栅极材料需被蚀刻至该开口的底部74a。
第6E图描述当该口袋结构75利用一种锥状蚀刻步骤形成时，介於III-III之间的横断面，其中该口袋结构75的上方直径大於其下方直径。特别的，在此情况中锥状蚀刻是较容易进行该栅极材料85的蚀刻，因为不产生该口袋结构的侧壁阴影影响。
第7图分别描述一替代的横断面图示与平面图示，其中在该绝缘沟渠中於该口袋结构蚀刻之後将该有源区变薄。在此实施例中，在已经参考第3A至3D所描述的步骤之後，执行一种将该有源区变薄的等向性或非等向性湿式蚀刻步骤。藉此，减少该有源区的宽度w。之後，利用一般已知方式形成栅极氧化物层84，沉积该栅极材料堆叠并进行图样化，以形成该主动与通过字线。
如同可从第7A图所见，其描述该形成结构上的平面图示，在邻近该栅极85的部分，将该有源区变薄，以形成一种窄化的薄区域125。因为在参考第3C图所描述的步骤中，已经形成该口袋结构74，便只有那些邻近该口袋结构74有源区的侧向部分为未覆盖的。据此，藉由将该有源区变薄的步骤，便只将该定义GC区域的有源区变薄。因此，在形成该栅极之後，该有源区的变薄部分将邻近於该栅极。
此外，第7B图描述在第7A图样成结构中II-II之间的横断面。如同可从第7B图所见，该有源区在其上方部分变薄，以形成一种窄化的薄区域。
此外，第7C图描述III-III之间的横断面，其与第6D图中所描述的横断面相同。
从描述第6与第7图的结构开始，该存储单元是利用一种传统方式所完成。特别的，执行完成该埋带区域35以提供该第一与第二源极/漏极区域布值传导步骤的一般处理。
因此，便获得如在第8图中所描述的晶体管16。在第8图中，该晶体管包括一第一与第二源极/漏极区域121、122。并在该第一与第二源极/漏极区域121、122之间形成一沟道14。提供一栅极85，其利用该栅极氧化物84与该沟道隔离。该栅极84的侧壁与该通过字线8b都利用一种间隔器86覆盖。该沟道14的传导性则由该栅极85所控制。该晶体管16的第一源极/漏极区域121则透过该埋带35与该沟渠电容器3的多晶硅填充物36连接。在该沟渠电容器3上方，提供一通过字线8b。该通过字线8b利用一沟渠顶部氧化物34与该沟渠电容器3的多晶硅填充物36电力隔离。当透过该对应主动字线8a对一栅极85施加一适当电压时，储存在该沟渠电容器3内部电极31中的电荷便可以透过该多晶硅填充物36、该埋带35、该第一与第二源极/漏极区域121、122读出，并传输至对应位元线(在此图中未描述)。
第9图描述该存储单元阵列的结构图示，其可以利用描述的处理步骤所得，该存储单元阵列是利用一种开放位元线配置方式所执行。如在第9图中所描述，一存储单元阵列包括分别在行列中配置的多个存储单元100。每个存储单元都包括一储存电容器3以及与该储存电容器3储存电极31连接的晶体管16。该存储单元100则以一种棋盘形式配置，其中该晶体管16是被指定至一第一位置，其彼此之间对角相邻。此外，该储存电容器3被指定至该第一位置之间设置的第二位置。多个字线8则彼此平行配置。
该位元线9则垂直配置於该字线8，该位元线9彼此平行。该每个位元线9都连接至该存储单元100的多个第二源极/漏极区域。当定址该字线8之一时，将利用连接至此特定字线的所有晶体管形成该对应储存电容器的读出操作。该读取信息是从该第二源极/漏极区域透过该对应位元线9传输至该读出放大器91。该读出放大器91同样地从与一未定址存储单元100连接的参考位元线9接收一相关对应参考信号。该读出放大器比较由两位元线9所传输的两信号，解此消除像是噪音等的不预期影响。
参考第1至第8图所描述的实施例具体指明一种存储单元阵列，其中该储存电容器是执行为一种沟渠电容器。不过，可以明确了解的是本发明并不局限於此实施例。该储存电容器也可以执行为堆叠式电容器。
此实施例则在第10图中描述。在第10图中，有源区彼此是利用一种形成在该半导体基板表面中适当深度的隔离沟槽45所限定。该隔离沟槽45则利用一种隔离材料46所填充。该堆叠式电容器4则在该半导体基板表面10以上形成。每个该堆叠式电容器都包括一第二电容器电极41，其与一对应晶体管的第一源极/漏极区域121电力连接。该堆叠式电容器另外包括一第一电容器电极43与设置在该第二与第一电容器电极41、43之间的电容器介电质42。一位元线接点91则连接该第二源极/漏极区域122与一对应位元线9。该位元线接点91与该位元线9则设置於该描述平面後方，并据此利用虚线描述。一硼磷硅玻璃(BPSG)层则配置该堆叠式电容器，并将该第一电容器电极43与上述元件隔离。
根据本发明另一实施例，该存储单元可以执行为一种具有共享位元线接点的8*F2存储单元配置，如在第11与第12图中所描述。
第11图描述一对应存储单元阵列的配置，其包括以沟渠电容器执行电容器的存储单元。在该描述配置中，字线8是垂直设置於该位元线。沟渠电容器3则成对提供。如同在第11图中从该第二胞元列所见，在两邻近沟渠电容器3之间设置一有源区，在该有源区中形成两晶体管16。该两晶体管则分别与不同的沟渠电容器3连接，并共享一共同的位元线接点91。在第11图中，该口袋结构74是形成为具有大於3*F的长度。因此，移除在两邻近晶体管沟道处的隔离材料。在此配置中，於一特定的横断面图示，该字线是成对配置，因此两通过字线则邻近於两主动字线，反之亦然。
此外，此配置也可以执行为一种存储单元阵列，其包括电容器执行为堆叠式电容器的存储单元。此则在第12图中描述。
特别是第12A图描述该存储单元阵列的平面图示，而第12B图描述第12A图介於III与III之间的横断面图示。
在第12A图中，描述堆叠式电容器4，两堆叠式电容器4则利用一有源区12连接。在一有源区12中则形成两晶体管16，该两晶体管共享一共同的位元线接点91。因为该储存电容器执行为一种堆叠式电容器，便提供一重分配接点92以提中该位元线接点91至该位元线92的连接，其对於该有源区为错位的。该口袋结构具有大於3*F的长度。
如同可从第12B图所见，该口袋结构具有一长度以移除邻近两相邻栅极的隔离材料。在该描述配置中，两主动字线8a则邻近於两通过字线8b，反之亦然。
虽然已经在此描述并叙述该特定实施例，本领域专精者所能体会的是在不背离本发明观点下，可以对於该描述与叙述特定实施例进行多种替换及/或等价的取代执行。此申请预期覆盖在此讨论特地实施例的任何调整与变化。因此本发明并不受到该权利要求及其等价物所限制。
权利要求
1.一种形成存储单元阵列的方法，包括定义该存储单元阵列以包含多个存储单元，各存储单元包含一沟渠电容器与一晶体管以及在定义绝缘沟渠之後形成该晶体管的期间，形成一栅极，包括在该绝缘沟渠中邻近一沟道的部分蚀刻一隔离材料，使得该沟道的一部分成为未覆盖，该未覆盖部分具有一种包含一顶部侧与两侧向侧的脊形状；在该顶部侧与两侧向侧上提供一栅极隔离层；在所配置的该栅极隔离层上提供一传导材料，使得该栅极是沿著该沟道的顶部侧与两侧向侧上设置，其中在该绝缘沟渠中该隔离材料的蚀刻是利用局部蚀刻该隔离材料的方式执行，其中在隔离沟槽的上方部分中将有源区彼此分离的隔离材料乃加以维持。
2.如权利要求第1项的方法，包括藉由图样化一阻抗材料以定义局部蚀刻的隔离材料部分。
3.如权利要求第2项的方法，包括利用一掩模定义欲做为经光刻图形化的一光致抗蚀剂材料的阻抗材料。
4.如权利要求第3项的方法，包括定义该掩模为具有点状形式的开口，该点状形式具有沿著该第二方向的一宽度与沿著该第一方向的一长度。
5.如权利要求第4项的方法，包括定义该点状的宽度为大於该有源区的宽度。
6.如权利要求第3项的方法，包括定义该掩模为具有线段形式的开口，各线段都具有沿著该第二方向的一宽度与沿著该第一方向的一长度。
7.一种形成存储单元阵列的方法，包括提供具有一表面的半导体基板；在该半导体基板中提供多个隔离沟槽；在该半导体基板中提供多个绝缘沟渠，该绝缘沟渠在一第一方向中延伸，藉以定义多个有源区，各该等有源区利用沿著一第二方向的两绝缘沟渠所限定，该第二方向则垂直於该第一方向，且各该等有源区利用沿著该第一方向的两隔离沟槽所限定，各有源区具有一宽度w与一长度l，该宽度w是沿著该第二方向所量测，而长度l则沿著该第一方向所量测；在各该等绝缘沟渠与该隔离沟槽的上方部分中提供一隔离材料；藉由提供一第一与一第二源极/漏极区域的方式，在各该等有源区中提供至少一晶体管，形成位於该第一与第二源极/漏极区域之间所设置的沟道，并提供一栅极，以控制介於该第一与第二源极/漏极区域之间电流流动；提供多个储存电容器，其包括一第一与第二电容器电极以及设置在该第一与第二电容器电极之间的电容器介电质；将该等晶体管其中之一的第一源极/漏极区域连接至该等第二电容器电极中一对应的第二电容器电极；其中提供一栅极的步骤包括在该绝缘沟渠中邻近该沟道的部分蚀刻该隔离材料，使得该沟道的一部分成为未覆盖，该未覆盖部分具有一种包含一顶部侧与两侧向侧的脊形状；在该顶部侧与两侧向侧上提供一栅极隔离层；以及在该栅极隔离层上提供一传导材料，使得该栅极是沿著该沟道的顶部侧与两侧向侧上设置，其中在该绝缘沟渠中蚀刻的隔离材料步骤是利用局部蚀刻该隔离材料的步骤执行，其中在该隔离沟槽上方部分中的隔离材料乃加以维持。
8.如权利要求第7项的方法，包括利用图样化一阻抗材料以定义局部蚀刻隔离材料的部分。
9.如权利要求第8项的方法，包括其中该阻抗材料是一掩模所光刻图形化的光致抗蚀剂材料。
10.如权利要求第9项的方法，包括定义该掩模为具有点状形式的开口，该点状形式具有沿著该第二方向的一宽度与沿著该第一方向的一长度。
11.如权利要求第10项的方法，包括定义该点状的宽度为大於该有源区的宽度。
12.如权利要求第9项的方法，包括定义该掩模为具有线段形式的开口，各线段都具有沿著该第二方向的一宽度与沿著该第一方向的一长度。
13.如权利要求第12项的方法，包括定义该线段的宽度为大於该有源区的宽度。
14.如权利要求第7项的方法，其中该蚀刻是一锥状蚀刻。
15.如权利要求第7项的方法，其中提供多个隔离沟槽包括在该基板表面中形成多个电容器沟渠，各该等电容器沟渠在该基板表面中延伸并具有一侧壁，且其中提供一储存电容器为在各该等沟渠中提供一沟渠电容器，其中第一电容器电极则形成为邻近该侧壁。
16.如权利要求第7项的方法，其中提供一储存电容器的步骤是提供一堆叠电容器，其中该第一与第二电容器电极在该半导体基板的表面上形成。
17.如权利要求第7项的方法，更包括将该沟道的未覆盖部分变薄，其在提供一栅极隔离层之前执行。
18.如权利要求第7项的方法，其中该电容器沟渠是以列的方式配置，一列的电容器沟渠具有与该有源区长度对应的相互距离，相邻列的该电容器沟渠则以一种交错方式配置，使得一特定列的电容器沟渠对於相邻列电容器沟渠而言，则偏移该有源区长度之半。
19.如权利要求第7项的方法，其中指定至两相邻存储单元的两晶体管是在一有源区中形成。
20.一种存储单元阵列，其至少部分形成在具有一表面的半导体基板中，该存储单元阵列包括多个绝缘沟渠，该绝缘沟渠在一第一方向中延伸，各该等绝缘沟渠是以一种隔离材料所填充；多个有源区，各该等有源区都利用沿著一第二方向的两绝缘沟渠所限定，该第二方向则垂直於该第一方向，且各该等有源区利用沿著该第一方向的两隔离沟槽所限定，各有源区都具有一宽度w与一长度l，该宽度w是沿著该第二方向所量测，而长度l则沿著该第一方向所量测，并在该隔离沟槽上方部分中设置一隔离材料；在各该等有源区中形成至少一晶体管，各该等晶体管都包括一第一与第二源极/漏极区域、一设置在该第一与第二源极/漏极区域的沟道以及一栅极，用以控制介於该第一与第二源极/漏极区域之间的电流流动；多个储存电容器，其包括一第一与一第二储存电极与在该第一与第二储存电极之间设置的一介电层，该等晶体管其中之一的第一源极/漏极区域则连接至与该等第二储存电极中的一对应第二储存电极；其中各该等有源区都具有在该沟道部分中的脊形状，该脊包含一顶部侧与两侧向侧，而该栅极则沿著该脊的顶部侧与两侧向侧上设置，在该绝缘沟渠中的隔离材料则凹进至邻近该脊的一部分，以在邻近该脊处形成一凹处，该凹处具有对於该有源区的一表面的均一深度d。
21.如权利要求第20项的存储单元阵列，其中从该绝缘沟渠而凹进的该隔离材料的部分是利用一掩模定义，该掩模具有点状形式的开口，该点状形式具有沿著该第二方向的一宽度与沿著该第一方向的一长度。
22.如权利要求第21项的存储单元阵列，其中该点状的宽度大於该有源区的宽度。
23.如权利要求第21项的存储单元阵列，其中该点状的长度小於该有源区的长度。
24.如权利要求第20项的存储单元阵列，其中从该绝缘沟渠而凹进该隔离材料的部分是利用一掩模定义，该掩模具有线段形式的开口，各线段具有沿著该第二方向的一宽度与沿著该第一方向的一长度。
25.如权利要求第24项的存储单元阵列，其中该线段的宽度大於该有源区的宽度。
26.如权利要求第24项的存储单元阵列，其中该线段的长度小於该有源区的长度。
27.如权利要求第20项的存储单元阵列，其中该凹处在上方部分中具有较该下方部分为大的一直径。
28.如权利要求第20项的存储单元阵列，其中各该等隔离沟槽是一电容器，其在该基板中延伸并具有一侧壁，该第一电容器电极则形成为邻近该侧壁。
29.如权利要求第20项的存储单元阵列，其中各该等储存电容器形成一堆叠电容器，其中该第一与第二电容器电极则在该半导体基板的表面上形成。
30.如权利要求第20项的存储单元阵列，其中邻近於该栅极的脊宽度是较不邻近於该栅极的一部分的有源区宽度为薄。
31.如权利要求第20项的存储单元阵列，其中该电容器沟渠是以列的方式配置，一列的电容器沟渠具有与该有源区长度对应的相互距离，相邻列的该电容器沟渠则以一种交错方式配置，使得一特定列的电容器沟渠对於相邻列电容器沟渠而言，则偏移该有源区长度之半。
32.一种形成存储单元阵列的方法，包括在定义绝缘沟渠之後形成一栅极，包括蚀刻一在邻近一沟道部分的绝缘沟渠中用於隔离的装置，使得该沟道的一部分成为未覆盖，该未覆盖部分具有一包含一顶部侧与两侧向侧的脊形状；在该顶部侧与两侧向侧上提供一栅极隔离层；在配置的该栅极隔离层上提供一传导材料，使得该栅极是沿著该沟道的顶部侧与两侧向侧上设置，其中在该绝缘沟渠中该隔离材料的蚀刻是利用局部蚀刻该隔离材料的方式执行，其中用以隔离在该隔离沟槽上方部分中的材料的装置乃加以维持，其中该隔离沟槽是将有源区彼此分离隔离。
33.一种形成存储单元阵列的方法，包括定义该存储单元阵列以包含多个存储单元，各存储单元包含一沟渠电容器与一晶体管以及在进行该绝缘沟渠的定义之後形成该晶体管的期间形成一栅极，包括在该绝缘沟渠中邻近一沟道的部分蚀刻一隔离材料，使得该沟道的一部分成为未覆盖，该未覆盖部分具有一种包含一顶部侧与两侧向侧的脊形状；在该顶部侧与两侧向侧上提供一栅极隔离层；在所配置的该栅极隔离层上提供一传导材料，使得该栅极是沿著该沟道的顶部侧与两侧向侧上设置，其中在该绝缘沟渠中隔离材料的蚀刻是利用局部蚀刻该隔离材料的方式执行，其中在该隔离沟槽上方部分中的隔离材料乃加以维持，该隔离沟槽是将有源区彼此分离。
全文摘要
本案揭露一种形成存储单元阵列的方法，该存储单元包括多数存储单元，各存储单元都包含一沟渠电容器与一晶体管。在一实施例中，於定义该绝缘沟渠与对应有源区之後形成该晶体管的期间，提供一栅极，其包括在该绝缘沟渠中邻近一沟道的部分蚀刻一隔离材料，使得该沟道的一部分成为未覆盖，该未覆盖部分具有一种包含一顶部侧与两侧向侧的脊形状，在该顶部侧与两侧向侧上提供一栅极隔离层，在该栅极隔离层上提供一传导材料，使得该栅极是沿著该沟道的顶部侧与两侧向侧上设置，其中在该绝缘沟渠中隔离材料蚀刻是利用局部蚀刻该隔离材料的方式执行，其中在该隔离沟槽上方部分中的隔离材料乃加以主动维持，而该隔离沟槽则将有源区彼此分离。
文档编号H01L27/108GK1877820SQ20061009180
公开日2006年12月13日 申请日期2006年5月29日 优先权日2005年5月27日
发明者R·韦斯 申请人:英飞凌科技股份公司