专利名称：非挥发性存储单元阵列的操作方法
技术领域：
本发明是有关于一种非挥发性存储单元阵列(Non-Volatile MemoryArray)的操作方法，且特别是有关于一种单一存储单元二位(1 Cell 2 Bits)储存的可电抹除且可程序只读存储器(Electrically Erasable ProgrammableRead Only Memory，EEPROM)阵列的操作方法。
背景技术：
非挥发性存储器中的可电抹除且可程序只读存储器具有可进行多次数据的存入、读取、抹除等动作，且存入的数据在断电后也不会消失的优点，所以已成为个人计算机和电子设备所广泛采用的一种存储器器件。
典型的可电抹除且可程序只读存储器以掺杂的多晶硅制作浮栅极(Floating Gate)与控制栅极(Control Gate)。当存储器进行程序化(Program)时，注入浮栅极的电子会均匀分布于整个多晶硅浮栅极层之中。然而，当多晶硅浮栅极层下方的穿隧氧化层有缺陷存在时，就容易造成器件储存的电子的遗失，影响器件的可靠度。
于是，为了解决可电抹除可程序只读存储器器件漏电流的问题，而采用一电荷陷入层取代多晶硅浮栅极，此电荷陷入层的材质例如是氮化硅。在此电荷陷入层的上下通常各有一层氧化硅，而形成一种包含氧化硅/氮化硅/氧化硅(ONO)复合层在内的堆栈式(Stacked)栅极结构。对于此种可电抹除且可程序只读存储器而言，由于氮化硅具有捕捉电子与电洞的特性，且本身不会导电，对于穿隧氧化层中缺陷的敏感度较小，器件储存的电子与电洞遗失的现象较不易发生。
而且，此种可电抹除且可程序只读存储器在进行程序化时，可以使堆栈式栅极第一侧的源/漏极区具有较高的电压，而在接近于第一侧的源/漏极区的电荷陷入层中存入电子；并且也可以使堆栈式栅极第二侧的源/漏极区具有较高的电压，而在接近于第二侧的源/漏极区的电荷陷入层中存入电子。故而，通过改变栅极与其两侧的源极/漏极区上所施加的电压，单一的电荷陷入层之中可以存在两群电子、单一群电子或是不存在电子。因此，此种可电抹除且可程序只读存储器可以在单一的存储单元之中写入四种状态，为一种单一存储单元二位(2 bits/cell)的非挥发性存储器。
一般而言，此种可电抹除且可程序只读存储器利用信道热电子注入模式(Channel Hot-Electron，CHE)，使电子注入电荷陷入层以进行程序化。而且在程序化之后，由于在漏极侧(或源极侧)的电荷陷入层上带有净负电荷，所以会令存储单元的启始电压(VT)上升。而这些电子会在电荷陷入层中停留一段很长的时间(例如在85℃中，停留时间超过十年左右)，除非故意的将其抹除。在进行抹除操作时，则利用带对带热电洞注入(Band-to-Band Hot Hole Injection)模式使得电洞注入陷入层内靠近漏极侧(或源极侧)并与储存于该侧的电子结合或电荷抵销达成抹除的效果。在抹除之后，由于原本存在于漏极侧(或源极侧)的电荷陷入层上的负电荷被结合或抵销，所以会令存储单元的启始电压(VT)下降而成为抹除状态。
然而，上述的可电抹除且可程序只读存储器是使用信道热电子进行程序化，所以其电子注入的效率甚低。因此，在程序化的过程中需要施加较高电压以提供较大的电流，并通过以增加程序化的速率。然而，当使用的电压升高时，就会因为击穿效应(Punch-through)所造成的高漏电流与低程序化效率，而导致电子器件的可靠度(Reliability)降低，特别是当存储器器件的尺寸越小，击穿效应(Punch-through)所造成的高漏电流与低程序化效率的情形就会越严重，而会限制器件尺寸缩小的程度。
发明内容
有鉴于此，本发明的一目的就是在提供一种非挥发性存储单元阵列的操作方法，可以降低存储单元电流，并且提高存储器器件的操作速度。
本发明的另一目的就是在提供一种非挥发性存储单元阵列的操作方法，能够以单一位(Bit)、字节(Byte)、节区(Sector)为单位进行程序化。
为达成上述目的，本发明提供一种非挥发性存储单元阵列的操作方法，此非挥发性存储单元阵列包括复数个存储单元列，各个存储单元列中的存储单元串联连接于第一选择晶体管与第二选择晶体管之间；各存储单元至少包括基底、源极区、漏极区、电荷陷入层与栅极；复数字元线在行方向平行排列，且连接同一行的存储单元的栅极；复数上位线分别连接各第一选择晶体管的源极；复数下位线分别连接各第二选择晶体管的漏极；第一选择栅极线连接同一行的第一选择晶体管的栅极，第二选择栅极线连接同一行的第二选择晶体管的栅极；此方法在进行抹除操作时，于字符线上施加第一电压，于存储单元的基底上施加第二电压，其中第一电压与第二电压的一电压差足以使电子注入存储单元的电荷陷入层，以进行整个存储单元阵列的抹除。进行程序化操作时，于选定的存储单元所耦接的字符线上施加第三电压，非选定字符线上施加第四电压，以打开存储单元的信道，于选定的上位线施加第五电压，非选定的上位线与下位线施加第六电压，以利用热电洞注入效应程序化存储单元的源极侧位。进行读取操作时，于选定的存储单元所耦接的字符线上施加第七电压，非选定字符线上施加第八电压，以打开存储单元的信道，于选定的下位线施加第九电压，非选定的上位线与下位线施加第十电压，以读取存储单元的源极侧位。
上述非挥发性存储器的操作方法，还包括于选定的存储单元所耦接的字符线上施加第三电压，非选定字符线上施加第四电压，以打开存储单元的信道，于选定的下位线施加第五电压，非选定下位线与上位线施加第六电压，以利用热电洞注入效应程序化存储单元的一漏极侧位。进行读取操作时，于选定的存储单元所耦接的字符线上施加第七电压，非选定字符线上施加第八电压，以打开存储单元的信道，于选定的上位线施加第九电压，非选定的下位线与上位线施加第十电压，以读取存储单元的漏极侧位。
本发明另外提出一种非挥发性存储单元阵列的操作方法，适用于操作NAND型存储单元阵列，该方法在进行抹除操作时，于字符线上施加第一电压，于存储单元的基底上施加第二电压，其中第一电压与第二电压的一电压差足以使电子注入存储单元的电荷陷入层，以进行整个存储单元阵列的抹除。
在本发明的非挥发性存储单元阵列的操作模式中，其利用F-N穿隧效应(F-N Tunneling)抹除整个阵列的存储单元。然后，利用热电洞注入效应以单一存储单元的单一位为单位进行程序化，而不会对其他存储单元的程序化造成影响。同样的，也可以对单一存储单元单一位进行读取操作。当然，本发明的非挥发性存储单元阵列的程序化及读取操作也可通过各种字符线、选择栅极线、上位线与下位线的控制，而以字节、节区，或是区块为单位进行程序化及读取操作。
此外，本发明于进行非挥发性存储单元阵列的操作时，利用F-N穿隧效应(F-N Tunneling)以进行存储单元的抹除操作，并利用热电洞注入效应以进行存储单元的程序化操作。由于采用FN-穿隧效应，其电子注入效率较高，故可以降低抹除时的存储单元电流，并同时能提高操作速度。因此，电流消耗小，可有效降低整个芯片的功率损耗。
为让本发明的上述和其它目的、特征、和优点能更明显易懂，下文特举一较佳实施例，并配合附图，作详细说明。
图1为绘示一种非挥发性存储单元阵列的电路简图；图2A至图2D为绘示本发明的非挥发性存储单元阵列的抹除操作示意图；图3A至图3D为绘示本发明的非挥发性存储单元阵列程序化操作示意图；以及图4A至图4D为绘示本发明的非挥发性存储单元阵列读取操作示意图。
标号说明100基底102穿隧氧化层104电荷陷入层106介电层
108栅极110源极区112漏极区BLD1～BLD4下位线BLU1～BLU4上位线Qa1～Qdn存储单元SG1、SG2选择栅极线STa1～STd1、STa2～STd2选择晶体管WL1～WLn字符线具体实施方式
图1为绘示一种非挥发性存储单元阵列的电路简图。其中，此非挥发性存储单元阵列为NAND(与非门)型阵列。而本发明的非挥发性存储单元阵列的操作方法适用于NAND(与非门)型阵列。在本实施例中以4列的NAND列存储单元为例做说明。
请参照图1，非挥发性存储单元阵列包括复数个选择晶体管STa1～STd1与STa2～STd2、复数个存储单元Qa1～Qdn、复数条字符线WL1～WLn、选择栅极线SG1与SG2。上位线BLU1～BLU4与下位线BLD1～BLD4。
存储单元Qa1～Qan在列的方向形成存储单元列，并串联连接于选择晶体管STa1与选择晶体管STa2之间。存储单元Qb1～Qbn在列的方向形成存储单元列，并串联连接于选择晶体管STb1与选择晶体管STb2之间。存储单元Qc1～Qcn在列的方向形成存储单元列，并串联连接于选择晶体管STc1与选择晶体管STc2之间。存储单元Qd1～Qdn在列的方向形成存储单元列，并串联连接于选择晶体管STd1与选择晶体管STd2之间。
复数字元线在行方向平行排列，且连接同一行的存储单元的栅极。亦即，第一行的存储单元Qa1～Qd1的栅极则耦接至所对应的字符线WL1。第二列的存储单元Qa2～Qd2的栅极则耦接至所对应的字符线WL2。第三列的存储单元Qa3～Qd3之栅极则耦接至所对应的字符线WL3。第四列的存储单元Qa4～Qd4的栅极则耦接至所对应的字符线WL4。依此类推，第n列的存储单元Qan～Qdn的栅极则耦接至所对应的字符线WLn。
选择晶体管STa1～STd1的栅极则耦接至选择栅极线SG1。选择晶体管STa1～STd1的源极分别耦接至上位线BLU1～BLU4。选择晶体管STa2～STd2的栅极则耦接至选择栅极线SG2。选择晶体管STa2～STd2的漏极分别耦接至下位线BLD1～BLD4。
接着请参照表一及图2A至图2D、图3A至图3D、图4A至图4D，以明了本发明的非挥发性存储单元阵列的操作模式，其包括抹除(Erase，图2A至图2D)、程序化(Program，图3A至图3D)与数据读取(Read，图4A至图4D)等操作模式。在下述说明中以图1所示的存储单元Qb2为实例做说明，而图2B与图2D、图3B与图3D、图4B与图4D则绘示单一非挥发性存储单元的操作模式。
表一
如表一所示，本发明的抹除方法为对整个存储单元阵列作抹除为例作说明。当然本发明的非挥发性存储单元阵列的抹除操作也可通过各字符线的控制，而以节区或是区块为单位进行抹除。
本发明的抹除方法可分为两种，请同时参照图2A与图2B，其用以说明本发明的第一种抹除方法。当对存储单元进行抹除时，于所有字符线WL1至WLn(栅极108)上施加偏压+Vge，其例如是0伏特至20伏特左右，于基底100上施加偏压-Vb，其例如是0伏特至-20伏特。于选择栅极线SG1施加偏压+Vst，其例如是5伏特左右，于选择栅极线SG2施加偏压+Vdt，其例如是5伏特左右。上位线BLU2(源极110)与下位线BLD2(漏极112)分别施加偏压0伏特。于是施加于栅极108与基底100之间的电压差(0伏特至40伏特)足以在栅极108与基底100之间建立一个大的电场，而得以利用F-N穿隧效应(F-N Tunneling)使电子由信道穿过穿隧氧化层102注入电荷陷入层104中，如图2B所示。在抹除之后，由于在电荷陷入层104上带有净负电荷，所以会令存储单元的启始电压(VT)上升。
请同时参照图2C与图2D，其用以说明本发明的第二种抹除方法。当对整个存储单元进行抹除时，于所有字符线WL1至WLn(栅极108)上施加偏压-Vge，其例如是0伏特至-20伏特左右。于基底100上施加偏压+Vb，其例如是0伏特至20伏特。选择栅极线SG1、选择栅极线SG2、上位线BLU2(源极110)与下位线BLD2(漏极112)为浮置。使施加于栅极108与基底100之间的电压差(0伏特至-40伏特)足以在栅极108与基底100之间建立一个大的电场，而得以利用F-N穿隧效应(F-N Tunneling)使电子由栅极108穿过介电层106注入电荷陷入层104中，如图2D所示。在抹除之后，由于在电荷陷入层104上带有净负电荷，所以会令存储单元的启始电压(VT)上升。
请同时参照图3A与图3B，当对存储单元Qb2漏极侧位进行程序化操作时，于选定字符线WL2(栅极108)上施加偏压-Vgp，其例如是0伏特至-15伏特左右。其它未选定字符线WL1、WL3～WLn上施加偏压Vg，其例如是10伏特左右，以打开存储单元的信道区。于选择栅极线SG1施加偏压+Vst，其例如是5伏特左右，以打开选择晶体管STa1～STd1的信道，而使上位线BLU1～BLU4分别与存储单元Qa1～Qd1的源极电性连接。于选择栅极线SG2施加偏压+Vdt，其例如是5伏特左右，以打开选择晶体管STa2～STd2的信道，而使下位线BLD1～BLD4分别与存储单元Qan～Qdn的漏极电性连接。选定下位线BLD2(漏极112)施加偏压Vdp，其例如是5伏特左右，非选定下位线BLD1、BLD3、BLD4的电压则为0伏特。上位线BLU1～BLU4(源极110)电压为0伏特。在此种偏压情况下，栅极108与漏极112的重叠区产生深度空乏(Deep Depletion)的现象，并且由于垂直于穿隧氧化层的高电场，而使得靠近漏极侧的电洞能够经过穿隧氧化层的能障进入电荷陷入层104中(热电洞注入效应(Hot HoleInjection))，如图3B所示。在程序化之后，由于原本存在于漏极侧的电荷陷入层104上的负电荷被注入的电洞中和，所以会令存储单元的启始电压(VT)下降。
在对存储单元Qb2漏极侧位进行程序化操作时，共享同一字符线WL2的存储单元Qa2、Qc2、Qd2的漏极侧位，由于下位线BLD1、BLD3、BLD4皆为0伏特，因此不会被程序化。
同样的，请同时参照图3C与图3D，当对存储单元Qb2源极侧位进行程序化操作时，于字符线WL2(栅极108)上施加偏压-Vgp，其例如是0伏特至-15伏特左右。其它未选定字符线WL1、WL3～WLn上施加偏压Vg，其例如是10伏特左右，以打开存储单元的信道区。于选择栅极线SG1施加偏压+Vst，其例如是5伏特左右，以打开选择晶体管STa1～STd1的信道，而使上位线BLU1～BLU4分别与存储单元Qa1～Qd1的源极电性连接。于选择栅极线SG2施加偏压+Vdt，其例如是5伏特左右，以打开选择晶体管STa2～STd2的信道，而使下位线BLD1～BLD4分别与存储单元Qan～Qdn的漏极电性连接。上位线BLU2(源极110)上施加偏压Vdp，其例如是5伏特左右，非选定上位线BLU1、BLU3、BLU4的电压则为0伏特。下位线BLD1～BLD4(漏极112)电压为0伏特。在此种偏压情况下，栅极108与源极110的重叠区产生深度空乏(Deep Depletion)的现象，并且由于垂直于穿隧氧化层的高电场，而使得靠近源极侧的电洞能够经过穿隧氧化层的能障进入电荷陷入层104中(热电洞注入效应(Hot HoleInjection))，如图3D所示。在程序化之后，由于原本存在于源极侧的电荷陷入层104上的负电荷被注入的电洞中和，所以会令存储单元的启始电压(VT)下降。
在当对存储单元Qb2源极侧位进行程序化操作时，共享同一字符线WL2的存储单元Qa2、Qc2、Qd2的源极侧位，由于上位线BLU1、BLU3、BLU4皆为0伏特，因此不会被程序化。
而且在上述说明中，虽以存储元件阵列中单一存储单元的单一位为单位进行程序化，然而本发明的非挥发性存储单元阵列的程序化也可通过各字符线、选择栅极线、上位线与下位线的控制，而以字节、节区，或是区块为单位进行程序化。
请同时参照图4A与图4B，当读取存储单元Qb2源极侧位的数据时，于选择栅极线SG1施加偏压+Vst，其例如是5伏特左右，以打开选择晶体管STa1～STd1的信道，而使上位线BLU1～BLU4分别与存储单元Qa1～Qd1的源极电性连接。于选择栅极线SG2施加偏压+Vdt，其例如是5伏特左右，以打开选择晶体管STa2～STd2的信道，而使下位线BLD1～BLD4分别与存储单元Qan～Qdn的漏极电性连接。于下位线BLD2(漏极112)上施加1.5伏特左右的偏压Vdr，非选定下位线BLD1、BLD3、BLD4的电压为0伏特。字符线WL2(栅极108)施加3伏特左右的偏压Vcc，其它未选定字符线WL1、WL3～WLn上施加偏压Vg，其例如是5伏特左右，以打开存储单元的信道区。上位线BLU1～BLU4(源极110)上施加0伏特的偏压。由于此时电荷陷入层104上总电荷量为负的存储单元的信道关闭且电流很小，而电荷陷入层104上总电荷量略正的存储单元的信道打开且电流大，故可通过存储单元的信道开关/信道电流大小来判断储存于此存储单元中的数字信息是「1」还是「0」。
请同时参照图4C与图4D，当读取存储单元Qb2漏极侧位的数据时，于选择栅极线SG1施加偏压+Vst，其例如是5伏特左右，以打开选择晶体管STa1～STd1的信道，而使上位线BLU1～BLU4分别与存储单元Qa1～Qd1的源极电性连接。于选择栅极线SG2施加偏压+Vdt，其例如是5伏特左右，以打开选择晶体管STa2～STd2的信道，而使下位线BLD1～BLD4分别与存储单元Qan～Qdn的漏极电性连接。于上位线BLU2(源极110)上施加1.5伏特左右的偏压Vsr，非选定上位线BLU1、BLU3、BLU4的电压为0伏特。字符线WL2(栅极108)施加偏压Vcc，其例如是3伏特左右。其它未选定字符线WL1、WL3～WLn上施加偏压Vg，其例如是5伏特左右，以打开存储单元的信道区。下位线BLD1～BLD4(漏极110)上施加0伏特的偏压。由于此时电荷陷入层104上总电荷量为负的存储单元的信道关闭且电流很小，而电荷陷入层104上总电荷量略正的存储单元的信道打开且电流大，故可通过存储单元的信道开关/信道电流大小来判断储存于此存储单元中的数字信息是「1」还是「0」。
而且在上述说明中，虽以存储元件阵列中单一存储单元的单一位为单位进行读取操作，然而本发明的非挥发性存储单元阵列的读取操作也可通过各字符线、选择栅极线、上位线与下位线的控制，而读取以字节、节区，或是区块为单位的数据。
在本发明的非挥发性存储单元阵列的操作模式中，其利用F-N穿隧效应(F-N Tunneling)抹除整个阵列的存储单元。然后，利用热电洞注入效应以单一存储单元的单一位为单位进行程序化，而不会对其他存储单元的程序化造成影响。同样的，也可以对单一存储单元单一位进行读取操作。当然，本发明的非挥发性存储单元阵列的程序化及读取操作也可通过各个字符线、选择栅极线、上位线与下位线的控制，而以字节、节区，或是区块为单位进行程序化及读取操作。
此外，本发明于进行非挥发性存储单元阵列的操作时，利用F-N穿隧效应(F-N Tunneling)以进行存储单元的抹除操作，并利用热电洞注入效应以进行存储单元的程序化操作。由于采用FN-穿隧效应，其电子注入效率较高，故可以降低抹除时的存储单元电流，并同时能提高操作速度。因此，电流消耗小，可有效降低整个芯片的功率损耗。
虽然本发明已以一较佳实施例公开如上，然其并非用以限定本发明，任何熟悉此技术者，在不脱离本发明的精神和范围内，当可作些许之更动与润饰，因此本发明的保护范围当视权利要求所界定为准。
权利要求
1.一种非挥发性存储单元阵列的操作方法，该非挥发性存储单元阵列包括复数个存储单元列，各该存储单元列中的该些存储单元串联连接于一第一选择晶体管与一第二选择晶体管之间；各该存储单元至少包括具一基底、一源极区、一漏极区、一电荷陷入层与一栅极；复数字元线在行方向平行排列，且连接同一行的该些存储单元的该栅极；复数上位线分别连接各该些第一选择晶体管的源极；复数下位线分别连接各该些第二选择晶体管的漏极；一第一选择栅极线连接同一行的该些第一选择晶体管的栅极，一第二选择栅极线连接同一行的该些第二选择晶体管的栅极；其特征在于该方法包括在进行抹除操作时，于该些字符线上施加一第一电压，于该些存储单元的该基底上施加一第二电压，该第一电压与该第二电压的电压差足以使电子注入该些存储单元的该电荷陷入层，以进行整个存储单元阵列的抹除；进行程序化操作时，于选定的该存储单元所耦接的该字符线上施加一第三电压，非选定该些字符线上施加一第四电压，以打开该些存储单元的信道，于选定的该上位线施加一第五电压，非选定该些上位线与该些下位线施加一第六电压，以利用热电洞注入效应程序化该存储单元的一源极侧位；以及进行读取操作时，于选定的该存储单元所耦接的该字符线上施加一第七电压，非选定该些字符线上施加一第八电压，以打开该些存储单元的信道，于选定的该下位线施加一第九电压，非选定该些上位线与该些下位线施加一第十电压，以读取该存储单元的该源极侧位。
2.如权利要求1所述的非挥发性存储器的操作方法，其特征在于还包括于选定的该存储单元所耦接的该字符线上施加该第三电压，非选定该些字符线上施加该第四电压，以打开该些存储单元的信道，于选定的该下位线施加该第五电压，非选定该些下位线与该些上位线施加该第六电压，以利用热电洞注入效应程序化该存储单元的一漏极侧位。
3.如权利要求2所述的非挥发性存储器的操作方法，其特征在于还包括进行读取操作时，于选定的该存储单元所耦接的该字符线上施加该第七电压，非选定该些字符线上施加该第八电压，以打开该些存储单元的信道，于选定的该上位线施加该第九电压，非选定该些下位线与该些上位线施加该第十电压，以读取该存储单元的该漏极侧位。
4.如权利要求1所述的非挥发性存储器的操作方法，其特征在于该电压差为0伏特至-40伏特左右。
5.如权利要求1所述的非挥发性存储器的操作方法，其特征在于该第一电压为0伏特至-20伏特左右。
6.如权利要求1所述的非挥发性存储器的操作方法，其特征在于该第二电压为0伏特至20伏特左右。
7.如权利要求1所述的非挥发性存储器的操作方法，其特征在于该第三电压为0伏特至-15伏特左右。
8.如权利要求1所述的非挥发性存储器的操作方法，其特征在于该第四电压为0伏特至10伏特左右。
9.如权利要求1所述的非挥发性存储器的操作方法，其特征在于该第五电压为0伏特至10伏特左右。
10.如权利要求1所述的非挥发性存储器的操作方法，其特征在于该第六电压为0伏特至10伏特左右。
11.如权利要求1所述的非挥发性存储器的操作方法，其特征在于该第七电压为0伏特至10伏特左右。
12.如权利要求1所述的非挥发性存储器的操作方法，其特征在于该第八电压为0伏特至10伏特左右。
13.如权利要求1所述的非挥发性存储器的操作方法，其特征在于该第九电压为0伏特至5伏特左右。
14.如权利要求1所述的非挥发性存储器的操作方法，其特征在于该第十电压为0伏特至5伏特左右。
15.一种非挥发性存储单元阵列的操作方法，适用于操作NAND型存储单元阵列，该存储单元阵列包括复数个存储单元列，各该存储单元列中的该些存储单元串联连接于一第一选择晶体管与一第二选择晶体管之间；各该存储单元至少包括具一基底、一源极区、一漏极区、一电荷陷入层与一栅极；复数字元线在行方向平行排列，且连接同一行的该些存储单元的该栅极；复数上位线分别连接各该些第一选择晶体管的源极；复数下位线分别连接各该些第二选择晶体管的漏极；一第一选择栅极线连接同一行的该些第一选择晶体管的栅极，一第二选择栅极线连接同一行的该些第二选择晶体管的栅极，其特征在于该方法包括在进行抹除操作时，于该些字符线上施加一第一电压，于该些存储单元的该基底上施加一第二电压，该第一电压与该第二电压的一电压差足以使电子注入该些存储单元的该电荷陷入层，以进行整个存储单元阵列的抹除。
16.如权利要求15所述的非挥发性存储器的操作方法，其特征在于包括进行程序化操作时，于选定的该存储单元所耦接的该字符线上施加一第三电压，非选定该些字符线上施加一第四电压，以打开该些存储单元的信道，于选定的该上位线施加一第五电压，非选定该些上位线与该些下位线施加一第六电压，以利用热电洞注入效应程序化该存储单元的一源极侧位。
17.如权利要求15所述的非挥发性存储器的操作方法，其特征在于还包括进行程序化操作时，于选定的该存储单元所耦接的该字符线上施加该第三电压，非选定该些字符线上施加该第四电压，以打开该些存储单元的信道，于选定的该下位线施加该第五电压，非选定该些下位线与该些上位线施加该第六电压，以利用热电洞注入效应程序化该存储单元的一漏极侧位。
18.如权利要求15所述的非挥发性存储器的操作方法，其特征在于还包括进行读取操作时，于选定的该存储单元所耦接的该字符线上施加一第七电压，非选定该些字符线上施加一第八电压，以打开该些存储单元的信道，于选定的该下位线施加一第九电压，非选定该些上位线与该些下位线施加一第十电压，以读取该存储单元的该源极侧位。
19.如权利要求15所述的非挥发性存储器的操作方法，其特征在于还包括进行读取操作时，于选定的该存储单元所耦接的该字符线上施加该第七电压，非选定该些字符线上施加该第八电压，以打开该些存储单元的信道，于选定的该上位线施加该第九电压，非选定该些下位线与该些上位线施加该第十电压，以读取该存储单元的该漏极侧位。
20.如权利要求15所述的非挥发性存储器的操作方法，其特征在于该电压差为0伏特至-40伏特左右。
21.如权利要求15所述的非挥发性存储器的操作方法，其特征在于该第一电压为0伏特至20伏特左右。
22.如权利要求15所述的非挥发性存储器的操作方法，其特征在于该第二电压为0伏特至-20伏特左右。
23.如权利要求16所述的非挥发性存储器的操作方法，其特征在于该第三电压为0伏特至-15伏特左右。
24.如权利要求16所述的非挥发性存储器的操作方法，其特征在于该第四电压为0伏特至10伏特左右。
25.如权利要求16所述的非挥发性存储器的操作方法，其特征在于该第五电压为0伏特至10伏特左右。
26.如权利要求16所述的非挥发性存储器的操作方法，其特征在于该第六电压为0伏特至10伏特左右。
27.如权利要求18所述的非挥发性存储器的操作方法，其特征在于该第七电压为0伏特至10伏特左右。
28.如权利要求18所述的非挥发性存储器的操作方法，其特征在于该第八电压为0伏特至10伏特左右。
29.如权利要求18所述的非挥发性存储器的操作方法，其特征在于该第九电压为0伏特至5伏特左右。
30.如权利要求18所述的非挥发性存储器的操作方法，其特征在于该第十电压为0伏特至5伏特左右。
31.一种非挥发性存储单元阵列的操作方法，该非挥发性存储单元阵列包括复数个存储单元列，各该存储单元列中的该些存储单元串联连接于一第一选择晶体管与一第二选择晶体管之间；各该存储单元至少包括具一基底、一源极区、一漏极区、一电荷陷入层与一栅极；复数字元线在行方向平行排列，且连接同一行的该些存储单元的该栅极；复数上位线分别连接各该些第一选择晶体管的源极；复数下位线分别连接各该些第二选择晶体管的漏极；其特征在于该方法包括进行抹除操作时，以电子注入该些存储单元的该电荷陷入层，以进行整个存储单元阵列的抹除；以及进行程序化操作时，利用电洞注入效应程序化该存储单元的一侧位。
全文摘要
一种非挥发性存储单元阵列的操作方法，适用于操作NAND型存储单元阵列，其中各个存储单元具有电荷陷入层。在进行此非挥发性存储单元阵列的操作时，利用F－N穿隧效应进行整个存储单元阵列的抹除，并利用热电洞注入效应进行单一存储单元单一位的编码。由于采用F－N穿隧效应，其电子注入效率较高，故可以降低抹除时的存储单元电流，并同时能提高操作速度。而且，电流消耗小，可有效降低整个芯片的功率损耗。
文档编号H01L27/115GK1536578SQ03109100
公开日2004年10月13日 申请日期2003年4月3日 优先权日2003年4月3日
发明者叶致锴, 蔡文哲, 卢道政 申请人:旺宏电子股份有限公司