专利名称：一种多晶硅电容耦合otp器件及其制造方法
技术领域：
本发明涉及一种半导体集成电路中一次性编程器件(0TP， One-Time-Programmable)的设计与制造技术，特别涉及一种多晶硅电容耦 合OTP器件及其制造方法。
背景技术：
随着半导体集成电路(IC)的不断发展，目前在许多逻辑电路和高压 工艺应用中(诸如LCD-Driver、 RFID、 Smart Card等)，常常需要用到一次 可编程存储器件(OTP)。并且由于所需的OTP容量常常比较小，因此业界均 希望在不改变现有工艺的前提下，通过器件设计来达到嵌入OTP的效果。目 前的OTP基本上采用的是类似EEPROM的结构或用EEPROM代替等方法来实现， 其缺点是由于EEPROM复杂的工艺要求和专有的模块工艺，所以很难嵌入普 通的逻辑和高压工艺中；也有利用单层多晶硅来做OTP器件的工艺，但由于 OTP器件编程时需要用到高压，因此大多都需要追加一些特殊的工艺，从而 增加工艺的复杂度，并在器件可靠性方面出现问题。如图1所示，为一种典 型的传统单层多晶硅栅OTP结构，其中1、有源区，2、多晶硅栅，3、存 储器晶体管，4、晶体管电容区；包括存储器晶体管(有源区)、晶体管电容， 其中晶体管电容作为对多晶硅浮栅的控制端，对OTP的读写编程等起到关键 作用。
发明内容
本发明要解决的技术问题是提供一种多晶硅电容耦合OTP器件及其制
造方法，通过改变传统的版图设计，利用现有工艺即达到嵌入式OTP的成功 运用。
为解决上述技术问题，本发明提出了一种多晶硅电容耦合OTP器件，该 OTP器件除包括存储器晶体管、多晶硅浮栅，还包括多晶硅(PIP， Poly-Insulator-Poly)电容，即利用PIP电容代替常规OTP结构中的晶体管 电容，并且PIP电容的下电极作为浮栅控制存储器晶体管的沟道，PIP电容 的上电极作为浮栅的控制端；上述PIP电容的上电极可突出到所述PIP电容 的下电极。
为解决上述技术问题，本发明还提出了一种制造上述器件的方法，即 使用现有工艺中的PIP电容与存储器晶体管相结合，且用PIP电容的下电极 作为浮栅控制所述存储器晶体管的沟道，用PIP的上电极作为浮栅的控制 端；也可将上述PIP电容的上电极制作为突出到所述PIP电容的下电极的结 构。
本发明由于利用现有工艺中PIP电容，通过版图设计与低压逻辑晶体管 共同构成OTP器件，并且本发明可完全保持现有PIP工艺不变，不需要特别 制作OTP编程所需的高压结，即可实现结构简单、编程效果良好、可靠性高 的嵌入式OTP器件。
图l是一种传统的单层多晶硅栅OTP设计结构示意图； 图2是本发明的一个具体实施例的0TP设计结构示意图； 附图标记1、有源区，2、多晶硅栅，3、存储器晶体管，4、晶体管 电容区，5、有源区，6、多晶硅栅#1， 7、多晶硅栅#2， 8、存储器晶体管，
9、 PIP电容区。
具体实施例方式
下面结合附图和具体实施例对本发明作进一步详细的说明。 如前所述，图l中是一种传统的单层多晶硅栅OTP结构，其中晶体管电 容作为对浮栅的控制端，对OTP的读写编程等起到关键作用。由于在现今S0C 盛行的时代里，许多诸如LCD-Drive、 RFID、 Smart Card等工艺中都用到多 晶硅电容(PIP)，同时又需要OTP器件，因此本发明设计思路是在不改变 任何工艺条件的基础上，利用现有工艺中的PIP电容工艺，用PIP电容代替 常规OTP结构中的晶体管电容(图l中的晶体管电容部分)，设计了一种新的 OTP器件嵌入现有工艺。 实施例
图2是本发明的一个具体实施例的0TP设计结构示意图，其中5、有源 区，6、多晶硅栅#1， 7、多晶硅栅#2， 8、存储器晶体管，9、 PIP电容区。
在该实施例中，用PIP电容代替常规OTP结构中的晶体管电容，PIP的下 电极6 (多晶硅栅ttl)作为浮栅控制晶体管的沟道，用PIP的上电极7 (多晶 硅栅#2)，取代常规的MOS的有源区，作为浮栅的控制端。
必须强调指出，制作该结构的OTP可完全保持现有PIP工艺流程不变， 不用追加任何额外工艺条件，即使用现有工艺中的PIP电容与存储器晶体管 相结合，且用PIP电容的下电极作为浮栅控制所述存储器晶体管的沟道，用 PIP的上电极作为浮栅的控制端；也可将上述PIP电容的上电极制作为突出 到所述PIP电容的下电极的结构。
本实施例可实现结构简单、不需要特别制作OTP编程所需的高压结、编 程效果良好、可靠性高的嵌入式OTP技术。
另外，本发明除图2所示实施例的结构外，也可以制作诸如多晶硅栅ft2 突出到多晶硅栅l等类似OTP结构等。
综上所述，本发明由于利用现有工艺中的PIP电容，通过改变版图设计 与低压逻辑晶体管共同构成OTP器件，从而达到嵌入式OTP的成功运用。与 传统的0TP相比，本发明的OTP具有以下效果和优点可保持现有PIP工艺不 变，不用追加任何额外工艺，因而工艺简单开发成本低；不需要特别制作 OTP编程所需的高压结，存储器器件的有源区不经受高压，编程效果好，可 靠性优良。
权利要求
1、一种多晶硅电容耦合OTP器件，包括存储器晶体管、多晶硅浮栅，其特征在于，还包括PIP电容，并且所述PIP电容的下电极作为浮栅控制所述存储器晶体管的沟道，所述PIP电容的上电极作为浮栅的控制端。
2、 根据权利要求l所述多晶硅电容耦合OTP器件，其特征在，所述PIP 电容的上电极突出到所述PIP电容的下电极。
3、 一种制造权利要求l的器件的方法，其特征在于，使用PIP电容与所 述存储器晶体管相结合，且用所述PIP电容的下电极作为浮栅控制所述存储 器晶体管的沟道，用PIP的上电极作为浮栅的控制端。
4、 根据权利要求3所述的方法，其特征在于，将所述PIP电容的上电极制作为突出到所述PIP电容的下电极的结构。
全文摘要
本发明公开了一种多晶硅电容耦合OTP器件及其制造方法，该OTP器件除包括存储器晶体管(8)、多晶硅浮栅，还包括PIP电容(9)，即利用PIP电容代替常规OTP结构中的晶体管电容，并且PIP电容的下电极(6)作为浮栅控制存储器晶体管的沟道，PIP电容的上电极(7)作为浮栅的控制端。本发明由于利用现有工艺中PIP电容，通过改变版图设计与低压逻辑晶体管共同构成OTP器件，并且本发明可完全保持现有PIP工艺不变，不需要特别制作OTP编程所需的高压结，即可实现结构简单、编程效果良好、可靠性高的嵌入式OTP器件。
文档编号H01L27/06GK101202283SQ20061011940
公开日2008年6月18日 申请日期2006年12月11日 优先权日2006年12月11日
发明者徐向明, 龚顺强 申请人:上海华虹Nec电子有限公司