专利名称：四乙基正硅酸盐(teos)氧化物于集成电路工艺中的应用的制作方法
技术领域：
本发明涉及集成电路的制造，具体地说是，涉及TEOS氧化物在集成电路制造方法中的使用。
背景技术：
于半导体元件的制造中，于半导体基材上形成各式导体元件区域及层。利用光刻技术于不同层中定义图案，以形成元件区域。光刻系统由光源、经光刻胶涂布的样品(sample)、及图像控制系统所组成，依照图案而规制样品需要以及不要被光源照射之部份。经选定之光刻胶部份通过照射选定波长之光而曝光。视光刻胶种类，可采用显影方法以选择性去除经曝光(正型方法)或未经曝光(负型方法)之光刻胶。之后将该图案印至光刻胶上，且通过后续方法步骤(例如蚀刻步骤)而移转至该样品上。
于层上经图案化的光刻胶以及经曝光所具有的区域，通常通过如等离子蚀刻或离子轰击等蚀刻处理而移除。然而，该光刻胶罩幕亦可能会于等离子蚀刻其下方的材料时退化(degrade)，降低该图案化至介电层图像的分辨率。如此不完美的图像转移将有损于该半导体元件的表现。
业已于介电层与光刻胶层间插入已知作为硬式罩幕的特定无机材料，以降低由光刻胶层至其下方介电层的图像移转的不完美。该硬式罩幕材料(例如二氧化硅)可通过化学气相沉积法(CVD)，使用如硅烷(silane)或四乙基正硅酸盐(tetra-ethyl-ortho-silicate，TEOS)与氧等有机先质的沉积而得。之后，涂布与成像光刻胶于该硬式罩幕上。以等离子蚀刻去除经由光刻胶显影所具有的无机硬式罩幕区域，而有机光刻胶层则为抗等离子蚀刻的。可于无机硬式罩幕层与于上方经涂布且经图案化以有机物为主的光刻胶图案间，达到相对高的蚀刻选择比。
通过这些蚀刻，可使该硬式罩幕的轮廓与该光刻胶光刻罩幕相符。此时，可通过蚀刻剂以去除经由硬式罩幕蚀刻而曝光的区域(如复晶硅)，而该硬式罩幕为抗该蚀刻剂者。之后，可用另一蚀刻剂去除该硬式罩幕。由于可于下方层材料(例如复晶硅)与硬式罩幕之间达到高蚀刻选择比，故可避免上述讨论的图像移转不完美缺点。参照第6,890,448、5,468,342、及5,346,586号的美国专利。
传统以二氧化硅所制成硬式罩幕的移除的一个问题为，蚀刻剂(如氰氟酸)不仅去除二氧化硅硬式罩幕，同时也倾向于将介于邻接晶体管间的高密度等离子(HDP)场隔离二氧化硅经暴露部份移除。此由于该硬式罩幕氧化物的蚀刻速率与场氧化物相当。部份HDP场氧化物的移除，将非所欲地降低晶体管间的隔离。因此，所需者为，可通过最大化硬式罩幕氧化物与HDP场氧化物的蚀刻速率差异，以最小化场隔离氧化物的非所欲移除形成及去除二氧化硅硬式罩幕的方法。
发明内容
本发明提供形成二氧化硅硬式罩幕的方法，该硬式罩幕可以快于HDP场氧化物的速率被蚀刻。在实施方式中，本发明需使用TEOS先质，于较佳摄氏200度的低温或更低温度下沉积SiO2硬式罩幕。所生成硬式罩幕具有于以如氢氟酸的蚀刻剂湿蚀刻时，其蚀刻速率快于用于隔离沟渠氧化物的HDP场二氧化物的性质。
图1～6表示根据本发明处理半导体元件的不同阶段。
主要元件标记说明8单晶硅9基材10半导体元件11P井12N井
13场介电层14层14.1第一复晶硅层14.2氧化物-氮化物-氧化物层14.3第二复晶硅层15硬式罩幕层16氮氧化硅层17.1抗反射涂布层17.2光刻胶层具体实施方式
于此处的叙述中，应所属技术领域的技术人员，当述及如层、薄膜、区域、基材、或平板的元件位于另一元件“之上”时，意指前者可直接在后者之上或于此二者之间可存在其它元件。相反地，当元件被指为“直接位于”另一元件“之上”时，则将无任何元件位于此二者之间。亦应注意，附图中所示的厚度并非等比例绘制，亦不应将本发明限制于所披露的实施方式。
现参照附图，将描述根据本发明形成可移除硬式罩幕的方法。图1表示包含半导体基材(9)(例如单晶硅(8))的传统半导体元件(10)制造的阶段，P井(11)以及N井(12)已形成于基材(9)中。可通过浅沟渠隔离(STI)以形成场介电层(13)，以包括通过高密度等离子(HDP)方法所形成的二氧化硅顶层。可以硅烷及氧作为HDP方法的先质，且沉积温度可为摄氏650度左右。介电层(13)亦可通过LOCOS方法(Local Oxidation of Silicon，区域硅氧化法)或其它方法，以热生成二氧化硅而形成。在实施方式中，该场介电层(13)的厚度可为约2200埃。
接着，沉积一层(14)，且稍后使用硬式罩幕以将其图案化。于实施方式中，层(14)为复晶硅或金属层、或堆栈层(如第一(底部)多晶硅层、氧化物-氮化物-氧化物(ONO)层、以及第二(顶部)复晶硅层)。图6表示于基材(9)的主动元件区上所形成复晶硅的数项特征(例如浮置闸)，ONO层(14.2)形成于复晶硅闸极(14.1))与场氧化物区域(13)之上，第二复晶硅层(14.3)(例如用以提供内存字符线)则形成于位于浮置闸(14.1)与场氧化物(13)上方的ONO层(14.2)上。
其后如图2所示，使用SiO2硬式罩幕层(15)以图案化层(14)(其可包含图6的堆栈14.1、14.2、及14.3)。图2表示在摄氏150-250度的相对低温下使用TEOS(即，Si(OC2H5)4)先质，以等离子强化式化学气相沉积法(CVD)所形成的硬式罩幕SiO2薄膜(15)Si(OC2H5)4+12O2→SiO2+8CO2+10H2O于约摄氏150-250度于实施方式中，该沉积于摄氏约200度下进行，TEOS的流速为每分钟约2.2标准升(slm)，且氧气流速为约9slm。
所生成TEOS氧化物层(15)为高度多孔性。于实施方式中，该TEOS氧化物层的厚度为2000埃。
如图2所示，依续于TEOS氧化物层上沉积氮氧化硅(SiON)层(16)、抗反射涂布(ARC)层(17.1)、以及光刻胶层(17.2)。于光刻胶层(17.2)下方的ARC层(17.1)及SiON层(16)，为通过降低基材的反射性，以最小化光刻程序过程中横越细胞阵列(cell array)的关键尺寸的非均匀性。该ARC层(17.1)可为，举例说明，有机旋涂式ARC层。如图3所示，光刻胶(17.2)以光刻方式图案化，且干蚀刻以去除SiON层(16)与TEOS氧化物(15)经曝光部分。该TEOS氧化物(15)将作为层(14)干蚀刻的硬式罩幕。如图4表示，可于层(14)蚀刻之前去除光刻胶层(17.2)，或是将其保留于结构中而于层(14)蚀刻之后再去除。
接着，干蚀刻经硬式罩幕氧化物(15)暴露的层(14)残留部份(图4)。于实施方式，层(14)包括中间夹ONO(氧化物-氮化物-氧化物)层的二层复晶硅层的复晶硅堆栈层。(参照，例如图6)。该ONO层可以典型的氧化物蚀刻化学物(例如CF4/CHF3气态化学物)进行干蚀刻，该蚀刻化学物亦可能蚀刻该硬式罩幕氧化物(15)相当部份。于多层复晶硅堆栈的实施方式中，于层(14)蚀刻时移除高达75％的硬式罩幕(15)(该移除并未显示在图4中)。于此情况中，与层(14)ONO的移除同时发生的硬式罩幕(15)部份移除，乃进一步使于随后湿蚀刻中的场氧化层(13)损失最小，因于干蚀刻后所残留的硬式罩幕(15)较少。
一旦以干蚀刻去除层(14)，将暴露场氧化层(13)。最终，如图5所示，为去除硬式罩幕(15)，采用如稀释100∶1的氢氟酸(HF)(即，100份水对1份HF)为蚀刻剂以湿蚀刻该硬式罩幕。
于实施方式中，使用100∶1的HF试剂、以约350埃/分钟的速率，蚀刻于摄氏200度下所形成的多孔性TEOS氧化物层(15)。相反地，该100∶1的HF试剂则以仅约48.3埃/分钟的速率蚀刻该HDP SiO2层(13)。从而，该TEOS氧化物层以较HDP SiO2快7倍的速率被蚀刻。该蚀刻速率差异允许选择性蚀刻，以快速去除该TEOS氧化物层，但最小化所不欲的场氧化层(13)损失。该湿蚀刻时间的减少，也有助于减低通道氧化物的损失，以及氧化物-氮化物-氧化物(ONO)在层(14)残留部分的底切。
除了使所不欲的场氧化层(13)损失最小化外，本发明的另一优点为，于摄氏约200度所形成的氧化物硬式罩幕的干蚀刻速率，仍然类似于在较高温度下所形成的传统氧化物硬式罩幕的干蚀刻速率。因此，于本发明一些实施方式中，用于层(14)的干蚀刻速率及薄膜组合物，乃类似于传统方法者，且因此侧壁保护所需的干蚀刻副产物(例如氟碳化物)亦为类似，导致相似的轮廓与选择性控制。因此，于一些实施方式中，可简化本发明与先前技术干蚀刻方法的结合。
应当注意，于此所披露实施方式的各种修改亦在本发明范围内。举例说明，可使用100∶1 HF湿浸泡蚀刻剂的各种替代物，例如100∶1的缓冲氧化物蚀刻剂(BOE)。此外，本发明亦不限于100∶1的浓度，因为于不偏离本发明精神的情形下可使用较高或较低的浓度。该场氧化层可以HDP方法以外的其它方法来形成。本发明并不限于该场氧化层于硬式罩幕被去除时为暴露的方式，或上述其它结构特征。本发明并不限于该特定方法或方法参数。本发明由权利要求范围所定义。
权利要求
1.一种图案化半导体元件的方法，其特征是包括提供半导体基材；形成第一层于该半导体基材上；通过化学气相沉积法于摄氏150度至250度的温度下、由四乙基正硅酸盐(tetra-ethyl-ortho-silicate，TEOS)沉积TEOS硅氧化物层于该半导体基材上。
2.根据权利要求1所述的方法，其特征是上述TEOS硅氧化物层沉积于上述第一层上。
3.根据权利要求1所述的方法，其特征是上述通过化学气相沉积法所进行的TEOS硅氧化物层沉积，发生于摄氏150度至250度的温度。
4.根据权利要求3所述的方法，其特征是上述第一层包含二氧化硅或氮氧化硅，且上述方法进一步包括相对于上述第一层，以湿蚀刻剂对上述TEOS硅氧化物层进行选择性蚀刻，其中上述第一层至少于部份蚀刻操作过程中暴露于上述蚀刻剂。
5.根据权利要求4所述的方法，其特征是上述湿蚀刻剂包含氢氟酸(HF)。
6.根据权利要求5所述的方法，其特征是上述HF以100份水对1份HF的比例以水稀释。
7.根据权利要求4所述的方法，其特征是上述湿蚀刻剂包含缓冲氧化物蚀刻剂(BOE)。
8.根据权利要求7所述的方法，其特征是上述缓冲氧化物蚀刻剂以100份水对1份缓冲氧化物蚀刻剂的比例以水稀释。
9.根据权利要求4所述的方法，其特征是进一步包括沉积第二层于上述TEOS硅氧化物层之下；沉积光刻胶层于上述TEOS硅氧化物层之上；图案化上述光刻胶层；通过上述经图案化光刻胶以蚀刻所暴露的TEOS硅氧化层；以及蚀刻被上述经蚀刻TEOS硅氧化物层暴露的上述第二层。
10.根据权利要求9所述的方法，其特征是进一步包括沉积氮氧化硅(SiON)层于上述TEOS硅氧化物层上；以及沉积有机抗反射涂布(ARC)层于上述SiON层上；其中上述光刻胶层沉积于上述有机ARC层上。
11.根据权利要求10所述的方法，其特征是进一步包括蚀刻上述SiON层与上述有机ARC层。
12.根据权利要求9所述的方法，其特征是上述第二层包括位于氧化物—氮化物—氧化物或二氧化硅层上的第二复晶硅层。
13.根据权利要求12所述的方法，其特征是进一步包括位于上述氧化物-氮化物-氧化物或二氧化硅层下方的第一复晶硅层，其中上述第一复晶硅层经选择性预蚀刻且暴露部份上述第一层。
14.一种半导体元件，其特征是包括半导体基材；形成于上述半导体基材上的绝缘层；形成于上述绝缘层上的至少部份导体层；以及形成于上述导体层上的多孔性四乙基正硅酸盐(TEOS)层。
15.根据权利要求14所述的之半导体元件，其特征是进一步包括形成于上述多孔性TEOS层上的光刻胶层。
16.根据权利要求15所述的半导体元件，其特征是进一步包括形成于上述多孔性TEOS层上、且位于上述光刻胶层下方的氮氧化硅(SiON)层。
17.根据权利要求16所述的半导体元件，其特征是上述至少部份导体层包括复晶硅层。
18.一种制造集成电路的方法，其特征是包括形成含氧化硅的第一层；于最高摄氏200度的晶片温度、以化学气相沉积由TEOS形成含氧化硅的第二层，其中上述第一层于较高于上述第二层的晶片温度下形成；对于上述第一层、以含HF的湿蚀刻剂选择性蚀刻上述第二层。
19.根据权利要求18所述的方法，其特征是上述第一层包含场隔离以隔离半导体基材的主动区。
全文摘要
提供一种制造用于图案化与蚀刻的低温可去除二氧化硅硬式罩幕的方法，其中采用四乙基正硅酸盐(TEOS)以沉积二氧化硅硬式罩幕。
文档编号H01L21/70GK1996558SQ20061014254
公开日2007年7月11日 申请日期2006年10月25日 优先权日2006年1月4日
发明者李代萍, 芭芭拉·海希顿 申请人:茂德科技股份有限公司(新加坡子公司)