专利名称：多位准存储单元的操作方法
技术领域：
本发明是有关于 一 种半导体元件的操作方法，且 特别是有关于用于非挥发存储器的多位准存储单元(Multi— Level Cell, MLC) 的一一 禾中操作方法，其禾U 用双边偏压(Double-Side Bias, DSB)-频带穿隧热 电洞(Band-To-Band Tunneling Hot Hole, BTBTHH) 效应来进行程序化。
背景技术：
随着信息流量的快速增长，市场上对闪存(flash memory) 等常用的可电除 (electrically erasable) 可程序化非挥发存储器 (programmable non-volatile memory)的储存容量的需求也不断提高。为了增加非挥发存储器产品的单位面积储存容 量，最直接的方法即是缩小各存储单元的面积，但此 方法受限于微影制程的分辨率及与尺寸相关的元件电 性等因素。另 一 种方法则是使每 一 个存储单元储存2或更多比特的资料，例如是使其具有2 " ( n》2 )个启 始电压中的一个启始电压，这2"个启始电压即对应2 n个储存态。此即所谓多位准存储单元(MLC )。在已知的多位准存储单元操作方法中，抹除操作 是禾U用Fowler — Nordheim ( FN)穿隧效应将电子排出存 储单元的电荷储存层，程序化操作则是利用FN穿隧效 应将电子注入电荷储存层中，并以程序化时间的长短 来控制注入电荷储存层的电子的数量，而使每 一 个存 储单元具有对应其预定储存态的启始电压。然而，由于利用FN穿隧效应注入或排出电子的效 率较差，所以已知的多位准存储单元操作方法中的抹 除动作及程序化动作皆较慢。另外，由于上述操作方 法是将电子排出电荷储存层以进行抹除，所以各存储 单元在抹除状态时的启始电压较低，而导致较多的漏 电。再者，由于上述以程序化时间长短来控制启始电 压的程序化操作并不容易精确地控制注入的电子的数 量，所以各储存态的存储单元启始电压分布范围甚广， 而容易在读取时发生误判。发明内容本发明的目的就是在提供 一 种位准存储单元的操洞电热带员频压边是苴(作(DSB-BTBTHH)效应来进行程序化，以改善先前技术 的问题。本发明的多位准存储单元操作方法所适用的存储 单元包括第 一 导电型基底、控制栅、基底与控制栅之 间的电荷储存层，以及基底中的二第二导电型源/漏极 区。此操作方法包括将第 一 型电荷注入电荷储存层的 抹除步骤，以及程序化步骤。此程序化步骤是利用双 边偏压-频带穿隧热电洞效应来进行，包括在基底上施 加第一电压，在二源/漏极区上施加第二电压，且在控 制栅上施加第三电压。第一第二电压的差足以在基底 中产生频带穿隧热电洞，且第三电压可使第二型电荷 注入电荷储存层中。此第三电压可有2 n- 1 ( n》2 )种，以将多位准存储单元程序化至2 n- 1个储存态中的预 定储存态。其中，第一第二电压的差例如为4V—6V。在本发明的一些实施例中，上述第一导电型为P 型，第二导电型为N型，第一型电荷为电子，第二型 电荷为电洞，第二电压高于第 一 电压，且第三电压低 于或等于第一电压。例如，第一电压为OV，第二电压 为4V— 6V，且2"- l种第三电压在-1 0V— QV的范 围内。另外，在上述本发明的多位准存储单元的操作方 法中，抹除步骤例如是利用双边偏压-频带穿隧热电洞
效应或FN穿隧效应将第 一 型电荷注入电荷储存层中。当上述抹除步骤是利用双边偏压-频带穿隧热电洞效应来进行时，其包括在基底上施加前述第一电压，在源/漏极区上施加前述第二电压，且在控制栅上施加第四电压，其可使第一型电荷注入电荷储存层中当第一导电型为P型、第二导电型为N型时，第型电荷为电子，第二型电荷为电洞，第二电压高于第电压，且第四电压高于第一电压。例如，第一电压为0V ，第二电压为4V— 6V，且第四电压为8V —12V 。当、/ 刖述抹除步骤是利用FN穿隧效应来进行时，其包括:在基底及二源/漏极区上施加前述第一电压，并在控制恤 棚上施加第五电压，其与第一电压的差足以引发FN穿隧效应，致使第 一 型电荷注入该电荷储存层中。当第一导电型为P型、第二导电型为N型时，第一型电荷为电子，第二型电荷为电洞，且第五电压高于第一电压。例如，第一电压为OV，且第五电压为l ov' —2 0 V。另外，在程序化步骤之后更可进行验证(verify) 操作，以检查此多位准存储单元是否已被程序化至该 预定储存态。由于本发明是利用双边偏压-频带穿隧热电洞效 应进行程序化，而利用该效应注入电荷的效率高于已知程序化MLC用的FN穿隧法的电荷注入效率，所以本 发明的MLC操作方法中的程序化步骤比较节省时间。 另外，由于在程序化时间固定时，利用双边偏压-频带穿隧执 "、■ 电洞效应所注入的电荷的1:可以施加至控制栅的电压的高低作精确控制，故可使各储存态的存储单元启始电压分布范围变窄，从而降低读取时误判的可能性。
为让本发明的上述和其它目的、特征和优点更明 显易懂，下文特举较佳实施例并配合附图，详细说明如下，其中图1 A绘示本发明实施例的多位准存储单元的操 作方法中，利用双边偏压-频带穿隧热电洞效应进行的 抹除步骤。图1 B绘示本发明实施例的多位准存储单元的操作方法中，利用FN穿隧效应所进行的抹除步骤。图2绘示本发明实施例的多位准存储单元的操作 方法中的程序化步骤。图3绘示本发明的多位准存储单元操作方法的一 实例的抹除步骤期间，存储单元的启始电压Vt随时间
骤时，存储单元的启始电压Vt随时间的变化。
員体《施方式
首先要说明的是，虽然以下实施例是以第导电
型为p型、第二导电型为N型、第 一 型电荷为电子且
第型电荷为电洞的情形为例，但具此领域中通常知
识者应可由本实施例的说明推知，本发明的多位准存
储单元操作方法亦可适用于第-一导电型为N型、
导电型为p型、第 一 型电荷为电洞且第二型电荷为电
子的情形。
另外，本发明的多位准存储单元的操作方法所适 用的存储单元中的电荷储存层例如是浮置栅、电荷补
陷(charge- trapping)层或纟内米晶粒(nano-crystal) 层。浮置栅的材质常为掺杂复晶硅，电荷补陷层的材 质常为氮化硅，纳米晶粒层则包括位在 一 介电层中的 许多分离的导体材料纳米晶粒。本实施例虽仅以使用 电荷补陷层的存储单元作说明，但具此领域中通常知 识者应可由本实施例的说明推知，本发明亦适用于使 用浮置栅或纳米晶粒层来储存资料的多位准存储单 元。
的变化。
步
序
口王
亍
进
压
电
栅
实
该
绘
图
如图1 A 、图1 B 、图2所示，本实施例的存储单
元l o包括P型基底i o 0，依序向上堆栈的底氧化 层1 1 0 、作为电荷补陷层的氮化硅层1 2 Q 、顶氧 化层1 3 0与控制栅1 4 0 ，以及位在控制栅1 4 0 两侧的基底1 0 0中的N型源极区1 5 0与N型漏极 区1 6 0 。此外，以浮置栅为电荷储存层的存储单元 的 一 例，是将1 1 0 、 1 2 0 、 1 3 0这三层换成穿 隧氧化层、复晶硅浮置栅与门间介电层而得；以纳米 晶粒层为电荷储存层的存储单元的 一 例，则是将氮化 硅层1 2 0换成内含许多纳米硅晶粒的氧化硅层而 得。
接着请参照图1 A ，其绘示本实施例的多位准存储 单元的操作方法中，利用DSB-BTBTHH效应所进行的抹 除步骤。此操作是在基底1 0 Q上施加0 V ，在源极区
1 5 0 、漏极区1 6 0上施加高于0 V的源极电压V s 、 漏极电压Vd ( =Vs )，并在控制栅i 4 0上施加高于0 V 的栅电压Vg。 Vs、 Vd的大小可使基底1 0 0中产生频 带穿隧热电洞，从而产生电子/电洞对，而控制栅1 4
0上施加的正电压 Vg可使电子注入氮化硅层l 2 0 中。其中，V s 、 V d例如是4 V — 6 V ， V g例如是8 V —
1 2 V。由于以 DSB-BTBTHH效应注入电荷的效率高于 已知抹除MLC用的FN穿隧法的电荷排除效率，所以当
本发明的MLC 操作方法中的抹除步骤是利用 DSB-BTBTHH效应来进行时，抹除所需的时间会比较少。 请参照图1 B ，其绘示本实施例的多位准存储单元 的操作方法中，利用FN穿隧效应所进行的抹除步骤。 此操作在基底1 0 0 、源极区1 5 0及漏极区1 6 0 上施加0 V ，并在控制栅1 4 Q上施加高于Q V的栅电 压Vg ，其大小足以引发FN穿隧效应，致使电子注入氮 化硅层1 2 0中。其中，控制栅1 4 0上的正电压Vg 例如是1 0 V — 2 0 V 。
如上所述，本实施例的多位准存储单元的操作方 法中的抹除步骤是将电子注入电荷储存层中，而不是 如已知般将电子排出电荷储存层。由于电荷储存层中 存有电子时存储单元的启始电压较高，所以可以减少 抹除状态的存储单元的漏电。
图2绘示本实施例的多位准存储单元的操作方法 中的程序化步骤，其是利用DSB-BTBTHH效应来进行。 此程序化步骤包括在基底1 0 0上施加0 V ，在源极区 1 5 0 、漏极区1 6 0上施加高于0 V的源极电压V s 、 漏极电压Vd ( =Vs)，且在控制栅1 4 Q上施加低于或 等于0 V的栅电压Vg。 Vs、 Vd的大小足以在基底1 0 O中产生频带穿隧热电洞，从而产生电子/电洞对，而 控制栅1 4 0上施加的栅电压Vg则可使电洞注入氮化
硅层120中. 此栅电压(Vg)可有2n-1(n>2)种, 其皆在低于或等于0V的范围内, 以将该多位准存储单元程序化至2n-1个储存态中的一预定储存态. 其中, 当预定储存态的位准愈低, 程序化所需的栅电压Vg的绝对值即愈大, 使得注入氮化硅层120的电洞愈多.
由于本发明利用DSB-BTBTHH效应注入电荷的效率高于已知程序化MLC用的FN穿隧法的电荷注入效率, 所以本发明的MLC操作方法中的程序化步骤比已知的节省时间.
此处须特别说明的是, 如果一多位准存储单元在资料存入其所在的非挥发存储器装置时未接受上述程序化步骤, 此多位准存储单元的储存态即为Vt最高的储存态(下文称最高Vt态). 因此, 连同最高Vt态在内, 该多位准存储态单元总共具有2n个储存态, 而可储存n位的资料. 由于相邻储存态的启始电压不可过于靠近, 以免在读取时造成误判, 所以就现在非挥存储器常用的启始电压范围来看, 上述n值通常为2, 此时多位准存储单元总共具有4个储存态, 其中位准由高至低的第一至第四储存态的对应资料值例如分别为00,01,10及11, 或是分别为11, 10,01及00.
此外, 上述程序化步骤之后更可以进行一验证步
骤，以检査该多位准存储单元是否已被程序化至预定
的储存态。如验证结果为是则接着进行后续操作；
如验证结果为否，则以刖述方式抹除之，再重新进行
程序化步骤。
接着请参照图34厶示本发明的多位准存储单
元操作方法的实例的抹除步骤期间，存储单元的启
始电压Vt随时间的变化。此实例是以DSB-BTBTHH效 应进行抹除，其中偏压设定为Vb=OV、 Vs二Vd二5V、 Vg二 1 0 V ，直到启始电压Vt约为7 . 6 V为止。
请参照图4 ，其绘示该实例中以不同的栅电压进 行程序化步骤时，存储单元启始电压Vt随时间的变化。 此多位准存储单元具有对应4个位准的4个储存态， 而可储存2位的资料，其中位准由高至低的第 一 至第
四储存态例如分别对应0 0 、0 1、]0、1 1的资 料值。此程序化步骤是利用DBS-BTBTHH效应来进行， 偏压设定Vb=OV、 Vs = Vd=5V，且用以将存储单元程 序化至第二、第三、第四储存态的栅电压Vg分别为-6V、 -7V'、 -8V。
由图4可知，如使用本发明的DSB-BTBTHH程序化 方法，即可在程序化时间固定的条件下，由栅电压的
高低来精确控制启始电压的降低值，故可使各储存态 的存储单元启始电压分布范围变窄，从而降低读取时页
误判的可能性。
虽然本发明己以较佳实施例揭露如上，然其并非 用以限定本发明，任何熟习此技术者，在不脱离本发
此的
因定
布 万
润 围
与范
动 利
更专
的请
许申
些的
作附
可后
当视
， 当
内围
围范
范护
和保
申 灼
-子 &
主HE 07
的发准
明本为
权利要求
1. 一种多位准存储单元的操作方法，该多位准存储单元包括一第一导电型基底、一控制栅、该基底与该控制栅之间的一电荷储存层，以及该基底中的二第二导电型源/漏极区，该操作方法包括将第一型电荷注入该电荷储存层中的一抹除步骤，以及一程序化步骤，其中该程序化步骤是利用双边偏压-频带穿隧热电洞效应来进行，其特征在于，包括在该基底上施加一第一电压，在该二源/漏极区上施加一第二电压，且在该控制栅上施加一第三电压，其中该第一电压与该第二电压的差足以在该基底中产生频带穿隧热电洞，且该第三电压可使第二型电荷注入该电荷储存层中，该第三电压可有2n-1(n≥2)种，以将该多位准存储单元程序化至2n-1个储存态中的一预定储存态。
2.如权利要求1项所述的多位准存储单元的操作方法，其特征在于，其中该第一电压与该第电压的差为4 V— 6 V。
3.如权利要求1项所述的多位准存储单元的操作方法，其特征在于，其中该第一导电型:为P型，该 第二导电型为N型，该第一型电荷为电子，该第型电荷为电洞，该第二电压高于该第一电压，且该第二电压低于或等于该第一电压。
4.如权利要求3项所述的多位准存储单元的操作方法，其特征在于，其中该第 一 电压为Q V ，该第电压为4V—6V，且该211- l禾中第三电压在-1 0V—0V的范围内。
5.如权利要求1项所述的多位准存储单元的操作方法，其特征在于，其中该抹除步骤是利用双边偏压-频带穿隧热电洞效应或FN穿隧效应将第 一 型电荷注入该电荷储存层中。
6.如权利要求5项所述的多位准存储单元的操作方法，其特征在于，其中该抹除步骤是利用双边偏压-频带穿隧热电洞效应来进行，包括在该基底上施加该第一电压，在该二源/"扁极区上施加该第二电压，且在该控制栅上施加 一 第四电压，其中该第四电压可使第 一 型电荷注入该电荷储存层中
7.如权利要求6项所述的多位准存储单元的操作方法，其特征在于，其中该第 一 导电型为P型，该第导电型为N型，该第一型电荷为电子，该第型电荷为电洞，该第二电压高于该第 一 电压，且该第四电压高于该第一电压。
8.如权利要求7项所述的多位准存储单元的操 作方法，其特征在于，其中该第 一 电压为0 V ，该第二电压为4V—6V，且该第四电压为8V— 1 2V。
9.如权利要求5项所述的多位准存储单元的操作方法其特征在于，其中该抹除步骤是利用FN穿隧效应来进行，包括在该基底及该二源/漏极区上施加该第 一 电压并在该控制栅上施加一第四电压，其与该第一电压的差足以引发FN穿隧效应，致使第 一 型电荷注入该电荷储存层中。
10.如权利要求9项所述的多位准存储单元的操作方法，其特征在于，其中该第一导电型为P型，该第导电型为N型，该第一型电荷为电子，该第一型电荷为电洞，且该第四电压高于该第 一 电压。
11.如权利要求1 0项所述的多位准存储单元的操作方法，其特征在于，其中该第 一 电压为0 V'，且该第四电压为1 0 V — 2 0 V c
12.如权利要求1项所述的多位准存储单元的操作方法，其特征在于，其中还包括在该程序化步骤 后进行验证操作，以检査该多位准存储单元是否已被 程序化至该预定储存态。
全文摘要
一种多位准存储单元的操作方法，其中多位准存储单元包括第一导电型基底、控制栅、电荷储存层及二第二导电型源/漏极区。此操作方法包括将第一型电荷注入电荷储存层的抹除步骤，以及程序化步骤。此程序化步骤包括在基底上施加第一电压，在二源/漏极区上施加第二电压，并在控制栅上施加第三电压。其中，第一第二电压的差足以在基底中产生频带穿隧热电洞，且第三电压可使第二型电荷注入电荷储存层中。此第三电压可有2<sup>n</sup>-1(n≥2)种，以将该多位准存储单元程序化至2<sup>n</sup>-1个储存态中的一预定储存态。
文档编号H01L27/115GK101211927SQ20061017034
公开日2008年7月2日 申请日期2006年12月29日 优先权日2006年12月29日
发明者吴昭谊, 郭明昌 申请人:旺宏电子股份有限公司