专利名称：具有包括遮光部分的晶体管的薄膜电路的制作方法
具有包括遮光部分的晶体管的薄膜电路本发明涉及薄膜电路，尤其涉及包括薄膜晶体管的电路。薄膜电路的一种广泛应用是用于有源矩阵液晶显示器，并且本发 明特别有益于在这种显示器中使用的晶体管衬底(被称为有源板)的 设计和制造。液晶显示器通常包括有源板和无源板，其间夹有液晶材料。有源 板包括晶体管开关器件阵列，通常一个晶体管与显示器的每一个像素 相关联。每一个像素还与有源板上的像素电极相关联，将信号施加到 所述像素电极以控制单独像素的亮度。
图1示出AMLCD的透射区域的典型示图。基本像素是正方形， 但被分割成三个垂直的颜色为红色10a、绿色10b和蓝色10c的子像 素10。大面积的有源板至少是部分透明的，且这是必须的，因为通常由 背光来照射显示器。主要地，由不透明的行和列导体覆盖的区域是所 述板唯一的不透明部分。如果像素电极不覆盖透明区域，则将存在液 晶材料未被像素电极调制但从背光接收光的区域。这减少显示器的对 比率和黑度。图2示出这样一种设置，其中将像素电极12设置在列导体14之 间，以便在有源板上的列和像素之间有空隙16，未调制的光18能够 穿过该空隙。LC层的区域20通过列14来遮蔽，而区域22通过像素 电极12来调制。这就是所谓的"标准"显示器。在这种显示器中， 通常提供黑色掩模层以遮蔽有源板的这些区域，并且还遮蔽晶体管， 因为所述晶体管的操作特性与光有关。通常，黑色掩模层位于有源矩阵单元的无源板上。单元制造期间的板与板的对准没有衬底上的层与 层的对准精确。这意味着黑色掩模必须相当大以确保其在像素的边缘阻挡杂散光。图3示出在无源板上具有黑色掩模24的单元，并且所 需的重叠示为26。黑色掩模层24的列的宽度限定图1中的宽度W。该重叠减少显示器像素的孔径，这减少了显示器的功率效率。这 对于电池操作的器件，例如便携式产品，是特别不合乎要求的。图4示出构成图1所示的子像素的电元件。行导体30连接到TFT 32的栅极，并且列电极34耦合到源极。设置在像素上的液晶材料有 效地限定在晶体管32的漏极与公共接地面38之间延伸的液晶单元 36。由无源板来限定接地面38并且由像素电极12来限定LC单元的 另一端子。像素存储电容器40连接在晶体管32的漏极和与相邻的像 素行相关联的行导体之间或连接到分离线41 。己经有人提议使用有源板的层来提供所需的掩模功能。例如，一 种提议是限定像素电极12以与行和列导体30、 34重叠，以便在行和 列导体与像素电极之间没有间隙，否则需要将其遮蔽。这导致高孔径 像素，并且被称为场屏蔽像素((Field Shield Pixel) FSP)设计。图5示出FSP面板的TFT的横截面。像素电极50与行导体30重叠，如图5所示，并且还与列导体 34重叠。因此行和列导体阻挡光的通过。在图5的底部栅极实例中，栅电极提供对TFT的沟道的遮蔽以 使其不受背光的照射(在衬底之下)。然而，环境光能够自上到达TFT 沟道。在顶部栅极TFT设计中，不遮蔽TFT沟道以使其不会不受背 光的照射。因此，甚至当像素设计避免需要用于遮蔽显示层的未调制 区域的黑色掩模层时，依然期望有遮光部分以遮蔽TFT沟道。已经有人提议在晶体管层之下提供遮光部分以遮蔽TFT沟道使 其不受背光的照射。图6示出顶部栅极TFT结构，其中将遮光层设 置在TFT结构之下。遮光部分60设置在衬底62之上，并且具有与栅电极相应的形状， 且在TFT沟道之下。图6示出源极64、漏极66、晶体管沟道68以 及两个栅极绝缘体层69a、 69b，且栅电极示为70。遮光部分可以处于固定电位或浮动电位，并且相对于TFT的源 极或漏极64、 66对称地设置所述遮光部分。这在高漏极偏压下会导 致不利的影响，在该影响下TFT漏电流增大。如果遮光部分处于固定电位，即连接到外部电压源，则其会千扰 TFT的切换。取决于电压，这会导致阈值电压增加、视在迁移率 (apparentmobility)减小、或漏电流增加。针对该问题所提出的一种 解决方案是直接将遮光部分连接到栅电极，但这引入额外的工艺步 骤，增加有源矩阵器件的成本。或者可以使遮光部分处于浮动电位。这会适合于将TFT用作液 晶显示器中的像素TFT，因为能够将最坏情况下的源-漏电压(取决 于技术)保持在大约IOV的数量级上。当需要较高的源-漏电压吋， 这会导致对TFT性能特性的不可接受的改变。 一些像素设计和技术 可能需要这些较高的电压，并且将其它功能集成到显示器基板上也会 需要在较高的电压下的操作。在这些较高电压的应用中，当施加高源-漏偏压时，浮置遮光部 分可以达到足够的正电压，其部分导通TFT沟道，产生漏电流。根据本发明的第一个方案，提供一种薄膜电路，其包括多个薄膜 晶体管，所述多个薄膜晶体管中的至少一些包括 晶体管沟道；位于沟道的一个垂直侧上的栅电极； 源电极和漏电极；以及位于沟道的另一垂直侧上的与晶体管沟道对准的遮光部分， 其中遮光部分与源电极、漏电极和栅电极电隔离，并且其中遮光部分包括第一、漏极重叠部分，其中遮光部分与漏极导体重叠；第 二、源极重叠部分，其中遮光部分与源极导体重叠；以及第三、栅极 重叠部分，其中遮光部分仅与栅极导体重叠，并且其中遮光部分面积的至少2/3包括栅极重叠部分。 该电路结构使用遮光层以遮蔽TFT沟道。电浮置遮光部分的使 用简化了层的构造和设计。相对大的栅极重叠区域的使用在遮光部分 与栅极之间提供电容耦合，并且这可以抑制遮光部分电压浮置到影响 电路性能的电平的效应。优选地，遮光部分面积的至少80%或甚至90%包括栅极重叠部分。根据本发明的第二个方案，提供一种薄膜电路，其包括多个薄膜晶体管，所述多个薄膜晶体管中的至少一些包括 晶体管沟道；位于沟道的一个垂直侧上的栅电极； 源电极和漏电极；以及位于沟道的另一垂直侧上的与晶体管沟道对准的遮光部分，其中遮光部分与源电极、漏电极和栅电极电隔离，并且其中遮光 部分包括第一、漏极重叠部分，其中遮光部分与漏极导体重叠；第 二、源极重叠部分，其中遮光部分与源极导体重叠；以及第三、栅极 重叠部分，其中遮光部分仅与栅极导体重叠，并且其中源极和漏极重叠部分中的一个的面积是源极和漏极重 叠部分中的另一个的面积的至少1.5倍。该电路结构再次使用遮光层以遮蔽TFT沟道，利用电浮置遮光 部分以简化层的构造和设计。使用遮光部分与源和漏电极的非对称重 叠区域可以通过减少TFT漏电流再次提高电路性能。源极重叠部分优选比漏极重叠部分大至少1.5倍，或至少2倍， 并且这能够实现高漏极偏压TFT泄漏的减少。在本发明的任意一个方案中，多个薄膜晶体管中的每一个包括 顶部栅极晶体管，遮光部分在晶体管沟道之下；或底部栅极晶体管，遮光部分在晶体管沟道之上。多个薄膜晶体管中的每一个例如可以包括非晶硅晶体管，或低温 多晶硅晶体管。本发明可以应用于包括设置在公共基板上的有源矩阵像素电路 阵列的电路，每一个像素电路包括多个薄膜晶体管中的至少一个。晶 体管设计还可以用于设置在公共基板上的驱动电路。本发明可以应用于有源矩阵显示器件。现在将参考附图对本发明的实例进行详细说明，其中图1示出公知的彩色AMLCD的平面图；图2示出公知的标准AMLCD的横截面；图3示出如何使用黑色掩膜层来改善图2的AMLCD的性能；图4示出每一个像素的电元件；图5通过晶体管的横截面示出公知的场屏蔽像素设计；图6通过橫截面示出像素电路布图内的遮光层的公知应用；图7以平面图示出公知的薄膜晶体管布图；图8通过横截面示出本发明的像素电路布图内的遮光层的使用；图9以平面图示出本发明的薄膜晶体管布图的第一实例；图10以平面图示出本发明的薄膜晶体管布图的第二实例；以及图11用于说明本发明的一种实施方式对TFT特性的影响；图12示出可以如何使用行导体之下的面积来增加遮光部分的栅极重叠面积；图13示出可以将本发明应用于其的行驱动电路；图14是用于说明图13的本发明实施方式对TFT特性的影响的第一曲线图；图15是用于说明图13的本发明实施方式对TFT特性的影响的 第二曲线图；以及图16示出本发明的显示器件。本发明总体上涉及薄膜晶体管电路，其中晶体管沟道对光的遮蔽 是所期望的，并且能够使用电浮置遮光部分，即其不电连接到源、漏 或栅电极。精确地控制遮光部分相对于源、漏和栅电极的形状以提供 改善的晶体管操作特性。申请人已确定的关于利用浮置遮光电极的晶体管设计的一个问 题是在晶体管的高漏极-源极电压操作下的漏电流的料想不到的水 平。在薄膜晶体管电路的许多应用中，例如在有源矩阵显示器件的像 素晶体管以及这种器件的集成驱动电路中，需要利用高漏极-源极电 压的操作。增加的漏电流由耦合到遮光部分的电位产生，并且这又取 决于遮光部分与栅极、源极和漏极晶体管电极的电容耦合。在优选的实施方式中，本发明提供不同的技术用于减少与源极和 漏极当中的较高电压电极的电容耦合效应，从而使这些电极中的一个 上的高电压对遮光电极有较少的影响。对于广泛应用于非晶硅电路的 n型晶体管，高漏极-源极电压相应于高漏极电压，而在p型电路中， 大的漏极-源极电压相应于高源极电压。可以通过引入与栅和/或源或漏电极的附加电容耦合来减少漏电流。图7通过平面图以简化示意的形式示出公知的薄膜晶体管布图。 该图不旨在表示各层的次序，而以使不同层的相关形状更加容易辨认 的方式用阴影线表示出来。将漏电极70和源电极72示为交叉梳状电极。半导体沟道具有如 参考标记74所示的矩形形状。栅电极76在形状上大体上相应于半导体岛，尽管示出两个角部分76a和76b，其用于防止在没有控制电场的情况下的源电极和漏电 极之间通过半导体层的短路。通常栅电极耦合到有源矩阵显示像素电 路中的行导体，并且为了该目的示出凸起76c。遮光部分在形状上相应于栅电极(但排除凸起76c)。栅电极和源/漏电极位于晶体管沟道的相对侧(根据层叠置)上。 可以看出布图因此限定具有晶体管沟道的叠层、在沟道的一个垂直侧 上的栅电极以及在沟道的另一垂直侧上的源和漏电极。在本中使用术 语"垂直"是指薄膜层的叠层内的层位置。遮光部分位于沟道的与源和漏电极相同的垂直侧上，并且与晶体 管沟道对准以提供所期望的遮光功能。可以按照需要以任意次序叠置各层，提供顶部栅极结构或底部栅 极结构。因此，遮光部分以如下方式与结构中的其它电极重叠可以限定 不同的部分，并且其引起不同的电容耦合效应。这些部分是-第一、漏极重叠部分，其中遮光部分与漏极导体重叠。在图7的 实例中，该部分相应于漏极导体70在矩形74内的部分，并且为反"C" 形状；第二、源极重叠部分，其中遮光部分与源极导体重叠。在图7的 实例中，该部分相应于源极导体72在矩形74内的部分，并且为"C" 形状；以及第三、栅极重叠部分，其中遮光部分仅与栅极导体重叠(在源极、 漏极和栅极导体当中)。在图7的实例中，该部分相应于矩形74内的 区域的剩余部分、以及角76a和76b。如上所述，对于利用n型晶体管的实施，本发明减少与漏电极 70的相关电容耦合。在图8中以横截面示出本发明的第一实施方式。使用与图6相同 的参考标记。改变涉及遮光部分60的形状，使其延伸以便与源电极64的重叠大于与漏电极66的重叠。在图8的实例中，不需要对源电 极进行修改，因为其延伸与示为80的列电极接触。因此本发明的该 实施方式增加遮光部分与源电极的电容耦合。当然实际上需要对源电极形状的修改，并且图9示出可以如何修 改图7的布图以提供本发明的优点。使用与图7相同的参考标记。使源电极72延伸以具有增加的面积，并且如虚线60b所示，也 使遮光部分延伸。因此，遮光部分遵循虚线60b和74的外侧形状。 这一重叠的增加导致与源电极的电容耦合的增加并，并且这防止高漏 极电压对TFT操作特性有不利的影响，所述TFT操作特性否则由遮 光部分上的高电压引起。该方法增加如上文限定的源极重叠部分的大 小。当源极重叠部分比漏极重叠部分的面积大至少1.5倍时，发现该 方法提供显著的改善。当然可以进一步增加该倍数，例如源极重叠部分可以比漏极重叠 部分大至少2倍。所选择的具体尺寸将取决于可利用的布图空间和所 期望的操作特性。在图10中以横截面示出本发明的第二个实施方式。再次使用与 图6相同的参考标记。改变再次涉及遮光部分60的形状，而且还涉 及栅电极，使其延伸以便增加与栅电极64的重叠。在图10的实例中，这可以通过增加角部分76b的大小来实现， 还使遮光部分再成形以在形状上相应于栅电极(再次排除凸起76c)。 本发明的该实施方式因此增加遮光部分与栅电极的电容耦合，这具有 和减少与漏电极的电容耦合效应相同的效果。该方法增加如上文限定 的栅极重叠部分的大小。当遮光部分的至少2/3的面积包括栅极重叠部分时，发现该方法 提供显著的改善。当然可以进一步增加这一比率，例如栅极重叠部分可以提供遮光部分的至少80%或甚至卯％的面积。所选择的具体尺寸将再次取决于 可利用的布图空间和所期望的操作特性。基于晶体管在电路的操作中的预期使用，该晶体管形成所述电路 的一部分，可以预测向晶体管施加偏压的方式，并且该信息可以用于 确定实施本发明的适当方式。对于有源矩阵液晶显示器的像素晶体 管，作为通常应用的极性反转方案的结果，TFT将经受任一方向上的 偏压。而将驱动电路晶体管设计成仅在一个偏压方向上操作。因此， 对于AMLCD驱动电路TFT，可以使用与栅极或源极(或漏极)的额 外电容，而对于像素TFT，与栅极的附加电容耦合是适当的。图11示出源极-漏极电流相对于栅极电压的一些试验结果，对于 利用由30V漏极-源极电压产生的高漏极偏压的操作，比较图6的常 规晶体管设计(曲线110)与图10的具有增加的栅极耦合的晶体管 设计(曲线112)。与栅电极的电容耦合的增加减少了漏电流，即对于负栅极电压流 动的电流。使用与栅极的显著的电容耦合在减小高漏极偏压下的TFT泄漏 方面非常有效。在TFT中在电流上也有10-20%的改善。这之所以产 生是因为遮光部分电位跟随栅极电位，并且因此可以认为TFT作为 具有顶部栅极和底部栅极的双栅极TFT操作。使用该实施方式的一个问题是其可以导致电路面积的增加。因 此，适用性将取决于具体应用。在一些情况下，例如利用像素内TFT， 可以使遮光部分在现有的行电极之下延伸而不会对像素孔径不利，与 常规的像素TFT设计相比，提供改善的TFT性能。图12示出可以如何使用行导体(其连接到晶体管栅极)之下的 空间来实现电容耦合的增加而不会使像素孔径有损失。图12示出穿过下层衬底所观察到的顶部栅极TFT的实例。所见 的第一层(即底层)是限定列120、像素电极以及源极和漏极端子的层。硅岛122覆在源极和漏极上，行导体121位于顶部。遮光层通常 具有如124所示的形状，而这可以延伸以增加与形状126的栅极重叠 面积，而不会使像素孔径有损失。当然可以利用底部栅极结构得到相 似的结果。图13用于说明可以通过使用浮置遮光部分的电容耦合来实现的 另一个优点，其对于在行(栅极)驱动电路中使用的晶体管特别有利。图13示出公知的适合用于非晶硅有源矩阵液晶显示器 (AMLCD)的高阻抗栅极驱动电路。所示电路为多级移位寄存器的 一级，每一级用于向一行像素提供行电压脉冲。在US 6 052 426中描 述了类似的电路。该电路包括耦合在时钟控制的电源线Pn与由该级控制的行导体 Rn之间的输出驱动晶体管Tdrive。时钟控制的电源线(以及互补信号 irwPn)是两个相位信号，并且时钟控制的电源线的周期决定移位寄存 器各级的顺序操作的时序。使用前一行上的行脉冲来通过接成二极管形式的输入晶体管Tin2对输出晶体管栅极进行充电。第一电容器Q连接在输出晶体管栅极与控制线之间，所述控制线传送与时钟控制的电源线Pn互补的信号，并且电容器Q的用途是补偿输出晶体管的内部寄生电容的影响。在输出晶体管的栅极与行导体(即该级的输出)之间设置附加的自举电容器c2。还通过下一行Rn+1上的行脉冲控制该级，该行脉冲用于通过下拉输出晶体管的栅极电压来使该级截止。通过与下一行导体信号有关的输入晶体管T"n+D向输出晶体管的栅极提供下一行Rn+1上的行脉冲。该电路还具有两个复位晶体管T,.n和Tw，当最初向该电路供电 时使用这两个晶体管。在操作中，输入晶体管T^在前一行脉冲期间对输出晶体管栅极进行充电。在该前一行脉冲期间，电源线Pn为低且反相电源线invPn 为高。通过该前一行脉冲使输出晶体管导通，但当电源线Pn为低时， 该级的输出保持为低。在该充电阶段期间，将自举电容器C2充电到行电压脉冲(小于 输入晶体管Tinl的阈值电压)。在下一个时钟周期期间，时钟信号Pn为高，并且该电压增加通 过输出晶体管上拉行导体R 上的输出电压。自举电容器C2的效果是 增加栅极电压以确保将时钟信号Pn的全部电压电平电传到行导体 Rn。晶体管T啦+D随后在下一行脉冲期间将输出晶体管栅极电压节点 复位。在空闲状态下，将反相电源线invPn通过第一电容器C,的耦合设计成防止输出晶体管栅极在输出晶体管Td^e接收来自Pn的脉冲时导 通。该电路如上所述的操作对于本领域技术人员是公知的。存在对该 电路的修改和变化，但这些与本发明无关。这种类型的高阻抗行驱动电路的输出低电压会向上偏移几伏，因 为仍然向驱动晶体管(使其截止)提供时钟脉冲(在Pn上)，并且因 此一些电荷会由于高漏极偏压而泄漏到被隔离的行导体输出。这是通 过驱动TFT的泄漏，其可以导致电压偏移。这可以通过将遮光部分 耦合到栅极来减少，如上所述。特别地，该行侧上(即栅极和/或源 极端子上)的大的遮光部分重叠使得来自高时钟脉冲的泄漏被减小， 并且还有利地将来自该行的泄漏增加到时钟低状态，这是当该行处于比Pn上的信号高的电压下时的情况。当其被隔离时这使得对行电压的控制得到改善，于是能够增加时钟占空比。这还使得时钟相位的数量减少。这可以不使用额外的区域，因为通过在自举电容器C2之下延伸 遮光部分来刚好再次使用该自举电容器C2的区域。取决于形成自举电容器的层的物理排列，底部端子连接到输出晶体管的栅极或输出晶 体管的源极。图14示出如曲线140的通过具有30V漏极电压的常规n型TFT 的漏电流。该曲线图示出相对于栅极电压的漏电流。如曲线144示出 利用自举电容器增加与源极端子的遮光部分重叠的效果。如图所示， 漏电流有显著的减小。图15示出与图14相同的晶体管，具有增加的与源极的遮光部分 重叠，并且示出在两种不同偏压条件下的操作。曲线152相应于图 14的曲线144，尽管利用10V的不同漏极电压来模拟。曲线156示 出反转晶体管的操作方向的效果，并且示出在相反的方向上，漏电流 增加。通过将遮光部分耦合到较高电压端子(在源极和漏极端子当中) 使漏电流增加，例如增加大约20倍。当时钟信号Pn为低时驱动晶体 管的输出将为较高电压端子，并且该增加的漏电流因此下拉输出电 压。当时钟信号Pn为高时时钟信号Pn将为较高电压端子，于是增加 的与栅极或源极的耦合防止输出电压被上拉。因此，不同的偏压方向对应于当晶体管截止时向其施加不同的时 钟相位。当对于两个时钟信号值晶体管都被隔离时，这种不对称能够 使行电压保持为低。显然本发明可以应用于像素电路以及在驱动电路(例如行驱动电 路)中使用的晶体管。本发明可以应用于行驱动电路中的一个或多个晶体管，并且本发 明不仅仅可以应用于输出驱动晶体管。可能的话，现有的结构可以用 于提供额外的重叠面积，而不需要使用额外的面积。例如，使用自举 电容器来提供这种可能性就是一个例子。图16示出包括像素162的显示阵列160的有源矩阵液晶显示器 件。像素阵列的基板168还承载行驱动电路164和列驱动电路166。在基板之外提供附加电路170。本发明可以应用于像素电路和/或行或 列驱动电路中的晶体管，因为这些晶体管中的每一个都会暴露在背光 照射之下。背光如172所示。己经就显示器，特别是背光显示器，对本发明进行了详细说明。 然而，本发明可以用于需要对光进行遮蔽的任何应用中，包括遮蔽环 境光。可以修改许多不同类型的晶体管以提供本发明的结构，包括非晶 硅顶部栅极TFT，其用于透射AMLCD或半反射半透射AMLCD，非 晶硅底部栅极TFT，其例如用于平面x射线图像传感器，以及低温多 晶硅晶体管显示器。对源极和漏极端子的限定有些随意，因为一个物理端子可以根据 偏压执行任一功能。重要的是端子上的电压偏压，以及在使用中浮置 遮光电极对于这些不同的电压偏压条件的电容耦合。在上述实例的一些实例中，增加源极重叠面积。然而，取决于电 路操作和晶体管类型， 一般来说可以认为本发明的该方案是使源极和 漏极重叠部分中的一个的面积为另一个的面积的1.5倍以上。较大面 积的重叠将支配与遮光部分的电容耦合，并且晶体管端子上的电压以 及由该晶体管形成其一部分的电路的操作将确定哪一个是与遮光部 分电容耦合的适当端子。以上仅给出一个具体的实例。应该意识到用于形成各层的材料是 常规的。处理条件以及对于具体实例所示的那些层的各种任选附加层 对于本领域技术人员来说是显而易见的。各种其它修改对于本领域技术人员来说是显而易见的。
权利要求
1、一种薄膜电路，包括多个薄膜晶体管，所述多个薄膜晶体管中的至少一些包括晶体管沟道；位于所述沟道的一个垂直侧上的栅电极(76)；源电极(72)和漏电极(70)；以及位于所述沟道的另一垂直侧上的与所述晶体管沟道(74)对准的遮光部分(60)，其中所述遮光部分(60)与所述源电极(72)、漏电极(70)和栅电极(76)电隔离，并且其中所述遮光部分包括第一、漏极重叠部分，其中所述遮光部分与漏极导体(70)重叠；第二、源极重叠部分，其中所述遮光部分与源极导体(72)重叠；以及第三、栅极重叠部分，其中所述遮光部分仅与栅极导体(76)重叠，并且其中所述遮光部分面积的至少2/3包括所述栅极重叠部分。
2、 如权利要求1所述的薄膜电路，其中所述遮光部分面积的至 少80%包括所述栅极重叠部分。
3、 如权利要求2所述的薄膜电路，其中所述遮光部分面积的至 少90%包括所述栅极重叠部分。
4、 一种薄膜电路，包括多个薄膜晶体管，所述多个薄膜晶体管 中的至少一些包括-晶体管沟道(74);位于所述沟道的一个垂直侧上的栅电极(76); 源电极(72)和漏电极(70);以及位于所述沟道的另一垂直侧上的与所述晶体管沟道垂直对准的 遮光部分，其中所述遮光部分(60)与所述源电极(72)、漏电极(70)和 栅电极(76)电隔离，并且其中所述遮光部分包括第一、漏极重叠 部分，其中所述遮光部分与漏极导体重叠；第二、源极重叠部分，其 中所述遮光部分与源极导体重叠；以及第三、栅极重叠部分，其中所 述遮光部分仅与栅极导体重叠，并且其中所述源极和漏极重叠部分中的一个的面积是所述源极 和漏极重叠部分中的另一个的面积的至少1.5倍。
5、 如权利要求4所述的薄膜电路，其中所述源极重叠部分至少 比所述漏极重叠部分大1.5倍。
6、 如权利要求5所述的薄膜电路，其中所述源极重叠部分至少 比所述漏极重叠部分大2倍。
7、 如任一前述权利要求所述的薄膜电路，其中所述多个薄膜晶 体管中的每一个包括顶部栅极晶体管，所述遮光部分(60)在所述晶 体管沟道(74)之下。
8、 如权利要求1至6中任一项所述的薄膜电路，其中所述多个 薄膜晶体管中的每一个包括底部栅极晶体管，所述遮光部分(60)在 所述晶体管沟道(74)之上。
9、 如任一前述权利要求所述的薄膜电路，其中所述多个薄膜晶 体管中的每一个包括非晶硅晶体管。
10、 如任一前述权利要求所述的薄膜电路，包括设置在公共基板 上的有源矩阵像素电路(162)的阵列，每一个像素电路包括所述多 个薄膜晶体管中的至少一个。
11、 如任一前述权利要求所述的薄膜电路，包括用于有源矩阵像 素电路的阵列的驱动电路(164)，其中所述驱动电路包括所述多个薄 膜晶体管中的一个或多个。
12、 如权利要求11所述的薄膜电路，其中所述驱动电路包括具 有多个行驱动电路部分的行驱动电路(164)，并且其中所述行驱动电 路部分中的每一个的输出晶体管(Tdrive)包括所述多个薄膜晶体管中 的一个。
13、 一种有源矩阵显示器件，包括如任一前述权利要求所述的薄 膜电路，该薄膜电路具有显示电路像素(162)的阵列。
14、 如权利要求13所述的显示器件，包括用于穿过所述基板照 射所述显示器的背光(172)。
全文摘要
一种薄膜电路，包括多个薄膜晶体管，各自具有与源电极(72)、漏电极(70)和栅电极(76)电隔离的遮光部分(60)。遮光部分包括第一、漏极重叠部分，其中遮光部分与漏极导体(70)重叠；第二、源极重叠部分，其中遮光部分与源极导体(72)重叠；以及第三、栅极重叠部分，其中遮光部分仅与栅极导体(76)重叠。在一个实施例中，遮光部分面积的至少2/3包括栅极重叠部分。在另一实施例中，源极和漏极重叠部分中的一个的面积是源极和漏极重叠部分中的另一个的面积的至少1.5倍。电浮置遮光部分的使用简化了层的构造和设计。重叠面积的设置提供了遮光部分与晶体管端子之间的可控电容耦合，并且这可以抑制遮光部分电压浮置到影响电路性能的电平的效应。
文档编号H01L29/786GK101228637SQ200680027095
公开日2008年7月23日 申请日期2006年7月21日 优先权日2005年7月25日
发明者S·C·迪恩 申请人:皇家飞利浦电子股份有限公司