专利名称：用于共平面开关模式液晶显示器的阵列基板及其制造方法
技术领域：
本发明涉及用于共平面开关(IPS)模式液晶显示(LCD)器件的阵列基板，更具体地涉及具有修复图案的用于IPS模式LCD器件的阵列基板以及该阵列基板的制造方法。
背景技术：
相关技术的液晶显示(LCD)器件利用液晶分子的光学各向异性和极化特性。由于液晶分子具有细而长的形状，液晶分子具有确定的排列方向。能够通过施加穿过液晶分子的电场来控制液晶分子的排列方向。换句话说，当电场的强度或方向改变时，液晶分子的排列也改变。由于液晶分子的光学各向异性，入射光基于液晶分子的取向而折射，所以能够通过控制光的透射率来显示图像。
最近，由于被称作有源矩阵LCD(AM-LCD)器件的包括作为开关元件的薄膜晶体管(TFT)的LCD器件具有高分辨率和显示动态图像的极好特性，因此AM-LCD器件已经得到广泛应用。
AM-LCD器件包括阵列基板、滤色片基板以及置于其间的液晶层。阵列基板可以包括像素电极和TFT，滤色片基板可以包括滤色片层和公共电极。通过像素电极和公共电极之间的电场来驱动AM-LCD器件。然而，由于AM-LCD器件使用垂直电场，因此AM-LCD器件具有很差的视角。
IPS模式LCD器件可以用于解决上述问题。图1为根据相关技术的IPS模式LCD器件的横截面图。如图1所示，阵列基板和滤色片基板间隔开并彼此相对。阵列基板包括第一基板10、公共电极17以及像素电极30。尽管未示出，阵列基板可以包括TFT、栅线以及数据线。滤色片基板包括第二基板9、滤色片层(未示出)，等等。液晶层11置于第一基板10和第二基板9之间。由于公共电极17和像素电极30在同一水平面上形成在第一基板10上，因此在公共电极17和像素电极30之间产生水平电场“L”。
图2A和2B为显示根据相关技术的IPS模式LCD器件开/关状态的横截面图。如图2A所示，当将电压施加于IPS模式LCD器件时，在公共电极17和像素电极30上方的液晶分子11a不改变。但是，由于水平电场“L”，在公共电极17和像素电极30之间的液晶分子11b水平排列。由于液晶分子按照水平电场排列，因此IPS模式LCD器件具有宽视角的特性。图2B示出了当未将电压施加于IPS模式LCD器件时的状态。因为在公共电极17和像素电极30之间未产生电场，所以液晶分子11的排列不改变。
图3为示出根据相关技术的用于IPS模式LCD器件的阵列基板的平面图。如图3所示，栅线43、公共线47和数据线60形成在第一基板40上。公共线47平行于栅线43并与栅线43间隔开。数据线60与栅线43交叉以限定像素区P。
TFT Tr包括栅极45、半导体层(未示出)、源极53和漏极55并且形成在栅线43和数据线60的交叉点上。栅极45连接到栅线43。栅极45可以为一部分栅线43。源极53连接到数据线60上并与漏极55间隔开。此外，多个像素电极70a和70b以及多个公共电极49a和49b形成在像素区p中。多个像素电极70a和70b以及多个公共电极49a和49b彼此平行并交替排列。多个像素电极70a和70b通过漏接触孔67连接到漏极55上。多个公共电极49a和49b连接到公共线47上。多个公共电极49a和49b可以从公共线47延伸出。
如上所述，由于公共电极和像素电极之间的水平电场，图3的IPS模式LCD器件具有宽视角。然而，这存在一些问题。具体地说，当在制造过程中例如数据线的电线断开时，很难修复断开的数据线，于是产品率降低。而且，尽管在图3中未示出，但是由于栅绝缘层和钝化层置于公共电极和像素电极之间，因此在公共电极和像素电极之间的电场未完全水平，从而将液晶分子驱动成难以预料的排列。此外，因为由栅绝缘层和钝化层而引起的公共电极和像素电极之间大量电场减少，所以耗电量增加。
发明内容
因此，本发明致力于提供一种用于IPS模式LCD器件的阵列基板及其制造方法，其能够基本上克服因相关技术的局限和缺点而带来的一个或多个问题。
本发明的附加优点和特征将在后面的说明书中得以阐明，部分从说明书中会显而易见地得到，或者可通过本发明的实践得知。本发明的目的和其他优点可通过书面说明书及其权利要求以及附图中具体指出的结构来实现和得到。
为了实现这些和其它优点，按照本发明的目的，在此作为具体和广义的描述，一种用于共平面开关模式液晶显示器件的阵列基板包括在基板上的栅线；与栅线交叉的数据线；设置在数据线之上并连接到数据线上的辅助数据线；连接到栅线和数据线上的薄膜晶体管；设置在像素区中并连接到薄膜晶体管上的多个像素电极；以及多个公共电极，包括邻近数据线的第一公共电极和第二公共电极，以及在第一公共电极和第二公共电极之间的第三公共电极，所述第三公共电极与多个像素电极交替排列。
根据本发明的另一方面，一种制造用于共平面开关模式液晶显示器件的阵列基板的方法，包括在基板上形成栅线、栅极、公共线、第一公共电极和第二公共电极，栅极连接到栅线上，第一公共电极和第二公共电极连接到公共线上；在栅线、栅极、公共线、第一公共电极和第二公共电极上形成栅绝缘层；形成在栅绝缘层上的半导体层、在半导体层上并彼此间隔开的源极和漏极、和连接到源极上并与栅线交叉的数据线；在源极、漏极和数据线上形成钝化层，钝化层具有暴露数据线的数据接触孔、暴露漏极的漏接触孔、和暴露第一公共电极和第二公共电极的公共接触孔；以及在钝化层上形成多个像素电极、第三公共电极和辅助数据线，多个像素电极和第三公共电极设置在第一公共电极和第二公共电极之间并彼此交替排列，多个像素电极通过漏接触孔连接到漏极上，第三公共电极通过公共接触孔连接到第一公共电极和第二公共电极上，辅助数据线通过数据接触孔连接到数据线上。
根据本发明的再一方面，一种制造用于共平面开关模式液晶显示器件的阵列基板的方法，包括在基板上形成栅线、连接到栅线上的栅极以及公共线；在栅线、栅极和公共线上形成栅绝缘层；形成在栅绝缘层上的半导体层、在半导体层上并彼此间隔开的源极和漏极、和连接到源极上并与栅线交叉的数据线；在源极、漏极和数据线上形成钝化层，钝化层具有暴露数据线的数据接触孔、暴露漏极的漏接触孔、和暴露公共线的公共接触孔；以及在钝化层上形成多个像素电极、第一公共电极、第二公共电极、第三公共电极以及辅助数据线，多个像素电极和第三公共电极设置在第一公共电极和第二公共电极之间并彼此交替排列，多个像素电极通过漏接触孔连接到漏极上，第一公共电极和第二公共电极通过公共接触孔连接到公共线上，第三公共电极连接到第一公共电极和第二公共电极上，辅助数据线通过数据接触孔连接到数据线上。
应该理解，上面的概括性描述和下面的详细描述都是示意性和解释性的，意欲对本发明的权利要求提供进一步的解释。
本申请所包括的附图用于提供对本发明的进一步理解，并且包括在该申请中而作为本申请的一部分，示出了本发明的实施方式并且连同说明书一起用于解释本发明的原理。
图1为根据相关技术的IPS模式LCD器件的横截面图。
图2A和2B为示出根据相关技术的IPS模式LCD器件的开/关状态的横截面图。
图3为示出根据相关技术的用于IPS模式LCD器件的阵列基板的平面图。
图4为示出根据本发明第一个实施方式的用于IPS模式LCD器件的阵列基板的平面图。
图5为沿图4的线V-V提取的横截面图。
图6为沿图4的线VI-VI提取的横截面图。
图7为示出根据本发明第二个实施方式的用于IPS模式LCD器件的阵列基板的平面图。
图8为沿图7的线VIII-VIII提取的横截面图。
图9为沿图7的线IX-IX提取的横截面图。
具体实施例方式
以下将详细涉及本发明的优选实施方式，其实施例在附图中示出。
用于IPS模式LCD器件的阵列基板具有在数据线之上的辅助数据线。钝化层置于辅助数据线和数据线之间，辅助数据线通过钝化层上的数据接触孔连接到数据线上。而且，像素电极和公共电极在同一水平面上形成在基板上。
图4为示出根据本发明第一个实施方式的用于IPS模式LCD器件的阵列基板的平面图。如图4所示，栅线103和数据线135形成在基板101上。栅线103和数据线135彼此交叉以限定像素区P。公共线109形成在基板101上。公共线109基本平行于栅线103并与栅线103间隔开。TFT Tr包括栅极106、栅绝缘层(未示出)、半导体层(未示出)、源极138和漏极141并且形成在栅线103和数据线135的交叉点上。栅极106连接到栅线103上，栅绝缘层(未示出)形成在栅极106上。栅极106可以为一部分栅线103。半导体层(未示出)形成在栅绝缘层(未示出)上并对应于栅极106。源极138和漏极141形成在半导体层(未示出)上并彼此间隔开。源极138连接到数据线135上。
通过公共接触孔167连接到公共线109上的第一公共电极172和第二公共电极173形成在像素区P中。第一公共电极172设置在像素区P的边界部分。即，第一公共电极172邻近数据线135。第二公共电极173设置在第一公共电极172之间。第一公共电极172和第二公共电极173基本平行于数据线135。第一公共电极172的一端连接到公共线109上，而第一公共电极172的另一端与第二公共电极173的一端彼此连接在一起。此外，通过漏接触孔165连接到漏极141的多个像素电极170形成在像素区P中。多个像素电极170基本平行于第一公共电极172和第二公共电极173。多个像素电极170可以置于一个第一公共电极172和一个第二公共电极173之间以及置于第二公共电极173之间。即，多个像素电极170与第一公共电极172和第二公共电极173交替排列。第一公共电极172、第二公共电极173和多个像素电极170基本平行于数据线135。第一公共电极172、第二公共电极173和多个像素电极170可以是由例如铟锡氧化物(ITO)和铟锌氧化物(IZO)的透明导电物质形成，并设置在同一水平面上。在图4中，数据线135、第一公共电极172、第二公共电极173以及多个像素电极170各具有弯曲部分以产生多畴。然而，在形状上并没有限制。数据线135、第一公共电极172、第二公共电极173以及多个像素电极170可以具有线形或者Z字形。
辅助数据线175沿着数据线135形成。辅助数据线175设置在数据线135之上，并具有与数据线135基本相同的形状。辅助数据线175通过数据连接孔168连接到数据线135上。在每个像素区P中，至少两个数据连接孔168形成在数据线135的两端。辅助数据线175可以是由例如铟锡氧化物(ITO)和铟锌氧化物(IZO)的透明导电物质形成。辅助数据线的宽度w1等于或者小于数据线135的宽度w2。第一公共电极172与辅助数据线175间隔第一距离d1，以防止辅助数据线175和第一公共电极172之间的短路缺陷。
此外，漏极141延伸出并与公共线109交叠。公共线109的交叠部分用作第一电容电极114，漏极141的交叠部分用作第二电容电极143。置于第一电容电极141和第二电容电极143之间的栅绝缘层(未示出)和半导体层(未示出)用作介电材料。第一电容电极114、第二电容电极143、栅绝缘层以及半导体层构成存储电容StgC。
图5为沿图4的线V-V提取的横截面图，图6为沿图4的线VI-VI提取的横截面图。如图5和图6所示，多个像素区P和开关区TrA限定在基板101上。栅线103、栅极106、公共线109和第一电容电极114形成在基板101上。在开关区TrA中的栅线103用作栅极106。即，栅极106为一部分栅线103。公共线109平行于栅线103并与栅线103间隔开。一部分公共线109用作第一电容电极114。栅绝缘层117形成在栅线103、栅极106、公共线109和第一电容电极114上。半导体层120，包括本征非晶硅的有源层120a和掺杂非晶硅的欧姆接触层120b，形成在栅绝缘层117上并对应于栅极106。源极138和漏极141形成在半导体层120上并彼此间隔开。在欧姆接触层120b下方的有源层120a通过源极138和漏极141暴露。栅极106、包括有源层120a和欧姆接触层120b的半导体层120、源极138和漏极141构成开关区TrA中的TFTTr。数据线135连接到源极138上并与栅线103交叉以限定像素区P。由于采用单一掩模对本征非晶硅层、掺杂非晶硅层和导电金属层蚀刻以形成源极138、漏极141、数据线135、欧姆接触层120b和有源层120a，因此包括本征非晶硅图案121a和掺杂非晶硅图案121b的半导体图案121设置在数据线135之下。本征非晶硅构图121a和掺杂非晶硅构图121b分别从有源层120a和欧姆接触层120b延伸出。然而，当采用与有源层和欧姆接触层不同的掩模工序形成源极、漏极和数据线时，在数据线135之下不存在本征非晶硅构图121a和掺杂非晶硅构图121b。漏极141延伸出并与公共线109交叠以限定第一电容电极114和第二电容电极143。如上所述，第一电容电极114、第二电容电极143、在第一电容电极114和第二电容电极143之间的栅绝缘层117和半导体层120构成存储电容StgC。当采用与有源层和欧姆接触层不同的掩模工序形成源极、漏极和数据线时，于第一电容电极114和第二电容电极143之间存在栅绝缘层的单一介电材料。
钝化层163具有漏接触孔165、公共接触孔167和数据接触孔168，并且形成在源极138、漏极141和数据线135上。漏接触孔165暴露出源极141，公共接触孔167暴露公共线109，数据接触孔168暴露数据线135。严格地说，漏接触孔165暴露第二电容电极143。多个像素电极170、第一公共电极172、第二公共电极173以及辅助数据线175形成在钝化层163上。多个像素电极170通过漏接触孔165连接到漏极141上，第一公共电极172通过公共接触孔167连接到公共线109上，辅助数据线175通过数据接触孔168连接到数据线135上。第一公共电极172形成在像素区P的边界部分，而第二公共电极173设置在第一公共电极172之间。多个像素电极170设置在一个第一公共电极172和一个第二公共电极173之间以及在第二公共电极173之间。换句话说，多个像素电极170与第一公共电极172和第二公共电极173交替排列。多个像素电极170、第一公共电极172和第二公共电极173是由例如铟锡氧化物(ITO)和铟锌氧化物(IZO)的透明导电材料形成，并平行于数据线135。多个像素电极170、第一公共电极172和第二公共电极173可以具有弯曲形状以产生多畴。辅助数据线175也是由例如铟锡氧化物(ITO)和铟锌氧化物(IZO)的透明导电材料形成，并设置在数据线135之上。辅助数据线175具有与数据线135基本相同的形状。辅助数据线175的宽度w1等于或者小于数据线135的宽度w2。辅助数据线175与第一公共电极172间隔第一距离d1，以防止辅助数据线175和第一公共电极172之间的短路缺陷。
TFT Tr通过数据线135接收信号。当数据线135断开时，TFT Tr不能够接收信号。在根据本发明第一个实施方式的用于IPS模式LCD器件的阵列基板中，由于在数据线135之上设置有与数据线135连接的辅助数据线175，当数据线135断开时，由于辅助数据线175，TFT Tr能够接收信号。即，辅助数据线175用作自修复线。
而且，由于多个像素电极170、第一公共电极172、以及第二公共电极173形成在同一水平面上，在像素电极170和第一公共电极172之间以及在像素电极170和第二公共电极173之间产生极好的水平电场，从而IPS模式LCD器件显示改善的图像。此外，由于在公共电极和像素电极之间没有例如栅线和钝化层的绝缘层，所以耗电量降低。
在根据本发明第一实施方式的用于IPS模式LCD器件的阵列基板中，由于辅助数据线和公共电极形成在同一水平面上，因此要求在辅助数据线和第一公共电极之间有足够的距离以防止短路缺陷。而且，因为由辅助数据线和第一公共电极之间的电场而引起液晶分子难以预料的排列，所以在滤色片层上的黑矩阵遮住辅助数据线和第一公共电极之间的部分，从而孔径率降低。当在辅助数据线和第一公共电极之间的距离增加以防止短路缺陷时，孔径率进一步降低。
在本发明的第二个实施方式中，不存在短路缺陷并且孔径率提高。图7为示出根据本发明第二个实施方式的用于IPS模式LCD器件的阵列基板的平面图。如图7所示，栅线203和数据线235形成在基板201上，栅线203和数据线235彼此交叉以限定像素去P。公共线209形成在基板201上。公共线209基本平行于栅线203并与栅线203间隔开。第一公共电极211从公共线209延伸出以基本平行于数据线235。第一公共电极211设置在像素区P的边界部分。TFT Tr包括栅极206、栅绝缘层(未示出)、半导体层(未示出)、源极238和漏极241，并且形成在栅线203和数据线235的交叉点上。栅极206连接到栅线203上，栅绝缘层(未示出)形成在栅极206上。栅极206可以为一部分栅线203。半导体层(未示出)形成在栅绝缘层(未示出)上并对应于栅极206。源极238和漏极241形成在半导体层(未示出)上并彼此间隔开。源极238连接到数据线235上。
通过公共接触孔267连接到第一公共电极211的第二公共电极273形成在像素区P中。第二公共电极273设置在第一公共电极211之间并基本平行于第一公共电极211。此外，通过漏接触孔265连接到漏极241的多个像素电极270形成在像素区P中。多个像素电极270基本平行于第一公共电极211和第二公共电极273。多个像素电极270可以设置在一个第一公共电极211和一个第二公共电极273之间以及第二公共电极273之间。即，多个像素电极270与第一公共电极211和第二公共电极273交替排列。第二公共电极273和多个像素电极270可以是由例如铟锡氧化物(ITO)和铟锌氧化物(IZO)的透明导电材料形成，并设置在同一水平面上。在图7中，数据线235、第一公共电极211、第二公共电极273和多个像素电极270各具有弯曲部分以产生多畴。然而，在形状上并没有限制。数据线235、第一公共电极272、第二公共电极273和多个像素电极270可以具有直线形或Z字形。
辅助数据线275沿着数据线235形成。辅助数据线275设置在数据线235之上，并基本上具有与数据线235相同的形状。辅助数据线275通过数据连接孔268连接到数据线235上。在每个像素区P中，至少两个数据接触孔268形成在数据线235的两端。辅助数据线275可以是由例如铟锡氧化物(ITO)和铟锌氧化物(IZO)的透明导电材料形成。辅助数据线275的宽度w3等于或者小于数据线235的宽度w4。第一公共电极211与辅助数据线275间隔第二距离d2。由于第一公共电极211形成在与数据线235和辅助数据线275不同的层中，因此不需要在第一公共电极211和数据线235和辅助数据线中之一之间有足够的距离，并且没有短路的可能性。相应地，第二距离d2小于在图5中的第一距离d1，并且在滤色片基板上的黑矩阵具有相对小的宽度来遮盖第一公共电极211和辅助数据线275之间的部分。作为结果，孔径率提高。
此外，漏极241延伸并与公共线209交叠。公共线209的交叠部分用作第一电容电极241，漏极241的交叠部分用作第二电容电极243。置于第一电容电极241和第二电容电极243之间的栅绝缘层(未示出)和半导体层(未示出)用作介电材料。第一电容电极214、第二电容电极243、栅绝缘层以及半导体层构成存储电容StgC。
图8为沿图7的线VIII-VIII提取的横截面图，图9为沿图7的线IX-IX提取的横截面图。如图8和图9所示，在基板201上限定多个像素区P和开关区TrA。栅线203、栅极206、公共线209、第一电容电极214以及第一公共电极211形成在基板201上。在开关区TrA中的栅线203用作栅极206。即，栅极206为一部分栅线203。公共线209平行于栅线203并与栅线203间隔开。一部分公共线209用作第一电容电极214。第一公共电极211形成在像素区P的边界部分。第一公共电极211基本垂直于栅线203。栅绝缘层217形成在栅线203、栅极206、公共线209、第一电容电极214和第一公共电极211上。半导体层220包括本征非晶硅的有源层220a和掺杂非晶硅的欧姆接触层220b，并且形成在栅绝缘层217上，并对应于栅极206。源极238和漏极241形成在半导体层220上并彼此间隔开。在欧姆接触层220b之下的有源层220a通过源极238和漏极241暴露。在开关区TrA中，栅极206、包括有源层220a和欧姆接触层220b的半导体层220、源极238和漏极241构成TFT Tr。数据线235连接到源极238上，并与栅线203交叉以限定像素区P。由于采用单一掩模对本征非晶硅层、掺杂非晶硅层和导电金属层蚀刻以形成源极238、漏极241、数据线235、欧姆接触层220b和有源层220a，因此包括本征非晶硅图案221a和掺杂非晶硅图案221b的半导体图案221设置在数据线235之下。本征非晶硅图案221a和掺杂非晶硅图案221b分别从有源层220a和欧姆接触层220b延伸出。然而，当采用与有源层和欧姆接触层不同的掩模工序形成源极、漏极和数据线时，在数据线235之下不存在本征非晶硅图案221a和掺杂非晶硅图案221b。漏极241延伸并与公共线209交叠以限定第一电容电极214和第二电容电极243。如上所述，第一电容电极214、第二电容电极243、在第一电容电极214和第二电容电极243之间的栅绝缘层217和半导体层220构成存储电容StgC。当采用与有源层和欧姆接触层不同的掩模工序形成源极、漏极和数据线时，在第一电容电极214和第二电容电极243之间存在栅绝缘层的单一介电材料。
钝化层263具有漏接触孔265、公共接触孔267(图7)和数据接触孔268，并且形成在源极238、漏极241和数据线235上。漏接触孔265暴露源极241，公共接触孔267(图7中)暴露第一公共电极211，数据接触孔268暴露数据线235。严格地说，漏接触孔265暴露第二电容电极243。多个像素电极270、第二公共电极273和辅助数据线275形成在钝化层263上。多个像素电极270通过漏接触孔265连接到漏极24 1上，第二公共电极273通过公共接触孔267(图7中)连接到第一公共电极211上，辅助数据线275通过数据接触孔268连接到数据线235上。第二公共电极273设置在第一公共电极211之间。多个像素电极270设置在一个第一公共电极211和一个第二公共电极273之间以及第二公共电极273之间。换句话说，多个像素电极270与第一公共电极211和第二公共电极273交替排列。多个像素电极270和第二公共电极273是由例如铟锡氧化物(ITO)和铟锌氧化物(IZO)的透明导电材料形成.。多个像素电极270、第一公共电极211和第二公共电极273基本上平行于数据线235。多个像素电极270、第一公共电极211和第二公共电极273可以具有弯曲的形状以产生多畴。辅助数据线也可以由例如铟锡氧化物(ITO)和铟锌氧化物(IZO)的透明导电材料形成，并且设置在数据线235上。辅助数据线275具有与数据线235基本相同的形状。辅助数据线275的宽度w3等于或者小于数据线235的宽度w4。辅助数据线275与第一公共电极211间隔第二距离d2。如上所述，由于第一公共电极211形成在与数据线235和辅助数据线275不同的层上，因此不存在短路缺陷。相应地，由于第二距离d2小于第一距离d1，因此孔径率提高。
而且，在根据本发明第二个实施方式的用于IPS模式LCD器件的阵列基板中，由于在数据线235之上设置有与数据线235连接的辅助数据线275，因此当数据线235断开时，由于辅助数据线275，TFT Tr能够接收信号。即，辅助数据线275用作自修复线。
此外，由于多个像素电极270和第二公共电极273形成在同一水平面上，因此在像素电极270和第二公共电极273之间产生极好的水平电场，从而IPS模式LCD器件显示改善的图像。另外，由于在第二公共电极和像素电极之间没有例如栅线和钝化层的绝缘层，因此耗电量减少。
以下不用附图来解释根据本发明第二个实施方式的阵列基板的制造方法。
首先，通过沉积包括铝(Al)、合金铝(AlNd)、铜(Cu)、铜(Cu)合金、铬(Cr)和钼(Mo)的导电金属材料，在基板上形成第一导电金属层。对第一导电金属层构图，以形成栅线、公共线和第一公共电极。在开关区中的栅线用作栅极，一部分公共线用作第一电容电极。在第一个实施方式中，第一公共电极不是由第一导电金属层构成。
接着，通过沉积包括氧化硅(SiO2)和硅的氮化物(SiNx)的无机介电材料和包括苯并环丁烯(BCB)和光敏压克力的有机绝缘材料中的一种，在栅线、公共线和第一公共电极上形成栅绝缘层。
接着，在栅绝缘层上依次形成本征非晶硅层、掺杂非晶硅层和第二导电金属层。采用折射曝光掩模和半色调掩模中的一种，对本征非晶硅层、掺杂非晶硅层和第二导电金属层构图，以形成有源层、欧姆接触层、源极、漏极和数据线。在开关区中，栅极、有源层、欧姆接触层、源极和漏极构成TFT。源极连接到数据线上，并与漏极间隔开。采用源极和漏极作为蚀刻掩模对欧姆接触层蚀刻，以暴露有源层。数据线与栅线交叉以限定像素区。漏极延伸并与第一电容电极交叠以形成存储电容。由于采用单一掩模对本征非晶硅层、掺杂非晶硅层和第二导电金属层构图，因此数据线之下存在本征非晶硅图案和欧姆接触图案。然而，当采用不同掩模对本征非晶硅层、掺杂非晶硅层和第二导电层构图时，在数据线之下不存在本征非晶硅图案和欧姆接触图案。
接着，通过沉积包括氧化硅(SiO2)和硅的氮化物(SiNx)的无机介电材料和包括苯并环丁烯(BCB)和光敏压克力的有机介电材料中的一种，在源极、漏极和数据线上形成钝化层。对钝化层构图以形成漏接触孔、公共接触孔和数据接触孔。漏接触孔暴露漏极，公共接触孔暴露第一公共电极，数据接触孔暴露数据线。由于在第二个实施方式中，第一公共电极形成在栅绝缘层之下，因此，用钝化层对栅绝缘层构图以暴露第一公共电极。在第一个实施方式中，由于第一公共电极形成在钝化层之下，因此公共接触孔暴露公共线。
接着，通过沉积包括氧化铟锡(ITO)和氧化铟锌(IZO)的透明导电材料，在钝化层上形成透明导电金属层。对透明导电层构图以形成第二公共电极、多个像素电极和辅助数据线。第二公共电极通过公共接触孔连接到第一公共电极上，多个像素电极通过漏接触孔连接到漏极上，辅助数据线通过数据接触孔连接到数据线上。多个像素电极与第一公共电极和第二公共电极交替排列。多个像素电极、第一公共电极和第二公共电极基本平行于数据线。辅助数据线具有等于或者小于数据线的宽度。在第一个实施方式中，第一公共电极是由透明导电金属材料形成。第一公共电极通过公共接触孔连接到公共线上。
从而，在根据本发明的用于LCD器件的阵列基板中，由于连接到数据线的辅助数据线形成在数据线之上，因此辅助数据线用作断开数据线时的自修复线。而且，由于像素电极和公共电极形成在同一水平上，因此IPS模式LCD器件能够显示改善的图像，并且耗电量减少。
对于本领域技术人员显而易见的是，在不背离本发明精神或范围的条件下对本发明的用于共平面开关模式液晶显示器的阵列基板及其制造方法可以做出各种变型和修改。因此，倘若本发明的修改和变型在权利要求及其等同物的范围之内，本发明应包括这些修改和变型。
权利要求
1.一种用于共平面开关模式液晶显示器件的阵列基板，包括在基板上的栅线；与栅线交叉的数据线；设置在数据线之上并连接到数据线上的辅助数据线；连接到栅线和数据线上的薄膜晶体管；设置在像素区中并连接到薄膜晶体管上的多个像素电极；以及多个公共电极，包括邻近数据线的第一公共电极和第二公共电极，以及在第一公共电极和第二公共电极之间的第三公共电极，所述第三公共电极与多个像素电极交替排列。
2.根据权利要求1所述的阵列基板，其特征在于，第一公共电极和第二公共电极形成在与数据线和辅助数据线不同的层中。
3.根据权利要求2所述的阵列基板，其特征在于，所述第一公共电极和第二公共电极是由与栅线相同的材料形成，并与栅线形成在同一层中。
4.根据权利要求2所述的阵列基板，其特征在于，所述第三公共电极、多个像素电极和辅助数据线是由相同的材料形成，并形成在同一层中。
5.根据权利要求4所述的阵列基板，其特征在于，所述第三公共电极包括氧化铟锡和氧化铟锌中的一种。
6.根据权利要求1所述的阵列基板，其特征在于，多个公共电极、多个像素电极以及辅助数据线是由相同的材料形成，并形成在同一层中。
7.根据权利要求6所述的阵列基板，其特征在于，多个公共电极包括氧化铟锡和氧化铟锌中的一种。
8.根据权利要求1所述的阵列基板，其特征在于，所述辅助数据线具有等于或小于数据线的宽度。
9.根据权利要求1所述的阵列基板，其特征在于，多个像素电极和多个公共电极基本平行于数据线。
10.根据权利要求1所述的阵列基板，其特征在于，多个像素电极和多个公共电极具有至少一个弯曲部分。
11.根据权利要求1所述的阵列基板，其特征在于，进一步包括具有至少两个数据接触孔并置于数据线和辅助数据线之间的钝化层，其中，两个数据接触孔对应于数据线的两端，辅助数据线通过两个数据接触孔连接到数据线上。
12.根据权利要求1所述的阵列基板，其特征在于，进一步包括基本平行于栅线的公共线，其中，多个公共电极连接到公共线上。
13.根据权利要求12所述的阵列基板，其特征在于，进一步包括具有暴露第一公共电极和第二公共电极的公共接触孔的钝化层，其中，第一和第二公共电极从公共线延伸出，在钝化层上的第三公共电极通过公共接触孔连接到第一公共电极和第二公共电极上。
14.根据权利要求12所述的阵列基板，其特征在于，进一步包括连接到薄膜晶体管上并与公共线交叠的第一电容电极，其中，第一电容电极、公共线的交叠部分以及在所述第一电容电极和所述公共线的交叠部分之间的绝缘层构成存储电容。
15.根据权利要求1所述的阵列基板，其特征在于，所述薄膜晶体管包括连接到栅线上的栅极、在栅极上的栅绝缘层、在栅绝缘层上的半导体层、在半导体层上并连接到数据线的源极、以及在半导体层上并与源极间隔开的漏极。
16.一种制造用于共平面开关模式液晶显示器件的阵列基板的方法，包括在基板上形成栅线、栅极、公共线、第一公共电极和第二公共电极，栅极连接到栅线上，第一公共电极和第二公共电极连接到公共线上；在栅线、栅极、公共线、第一公共电极和第二公共电极上形成栅绝缘层；形成在栅绝缘层上的半导体层、在半导体层上并彼此间隔开的源极和漏极、和连接到源极上并与栅线交叉的数据线；在源极、漏极和数据线上形成钝化层，钝化层具有暴露数据线的数据接触孔、暴露漏极的漏接触孔、和暴露第一公共电极和第二公共电极的公共接触孔；以及在钝化层上形成多个像素电极、第三公共电极和辅助数据线，多个像素电极和第三公共电极设置在第一公共电极和第二公共电极之间，并彼此交替排列，多个像素电极通过漏接触孔连接到漏极上，第三公共电极通过公共接触孔连接到第一公共电极和第二公共电极上，辅助数据线通过数据接触孔连接到数据线上。
17.一种制造用于共平面开关模式液晶显示器件的阵列基板的方法，包括在基板上形成栅线、连接到栅线上的栅极以及公共线；在栅线、栅极和公共线上形成栅绝缘层；形成在栅绝缘层上的半导体层、在半导体层上并彼此间隔开的源极和漏极、和连接到源极上并与栅线交叉的数据线；在源极、漏极和数据线上形成钝化层，钝化层具有暴露数据线的数据接触孔、暴露漏极的漏接触孔、和暴露公共线的公共接触孔；以及在钝化层上形成多个像素电极、第一公共电极、第二公共电极、第三公共电极以及辅助数据线，多个像素电极和第三公共电极设置在第一公共电极和第二公共电极之间并彼此交替排列，多个像素电极通过漏接触孔连接到漏极上，第一公共电极和第二公共电极通过公共接触孔连接到公共线上，第三公共电极连接到第一公共电极和第二公共电极上，辅助数据线通过数据接触孔连接到数据线上。
全文摘要
本发明涉及用于共平面开关模式液晶显示器件的阵列基板，包括在基板上的栅线；与栅线交叉的数据线；设置在数据线之上并连接到数据线上的辅助数据线；连接到栅线和数据线上的薄膜晶体管；设置在像素区中并连接到薄膜晶体管上的多个像素电极；以及多个公共电极，包括邻近数据线的第一公共电极和第二公共电极，以及在第一公共电极和第二公共电极之间的第三公共电极，所述第三公共电极与多个像素电极交替排列。
文档编号H01L27/12GK101093329SQ20071010586
公开日2007年12月26日 申请日期2007年5月31日 优先权日2006年6月21日
发明者徐范植, 金志源 申请人:Lg.菲利浦Lcd株式会社