专利名称：一种二阶段背式刻蚀的方法
技术领域：
本发明涉及一种半导体电路的制造方法，特别是一种具有深沟渠电容器的 动态随机存取存储器的制造方法。
背景技术：
动态随机存取存储器(Dynamic Random Access Memory, DRAM)是一种半导体存储器，其主要由晶体管与电容器所构成，利用电容器内所储存电荷的 多寡来代表一位(bit)的数据，其中一种常用于动态随机存取存储器的电容器 结构是沟渠式(trench)电容器。所谓沟渠式电容器，是指一种将电容器设置在基板内的电容器结构。在制 造沟渠式电容器的过程中，首先利用刻蚀等离子体对基板进行干刻蚀，在基板 内刻蚀出沟渠，进而将电容器设置在沟渠内。在制造过程中，为了增加沟渠式 电容器的电容值，常将沟渠制作的较深，具有这种深沟渠结构的电容器被称为 深沟渠电容器。然而，在制造深沟渠电容器的过程中常会产生沟渠结构缺陷， 导致深沟渠电容器无法储存电荷，进而产生影响半导体元件品质等问题。因此，如何在深沟渠电容器的制造工艺中，清除缺陷的来源，降低缺陷的 产生，提高产品的合格率，实为一重要的课题。发明内容本发明的目的在于，提供一种二阶段背式刻蚀的方法，用以降低深沟渠电 容器制造工艺中缺陷的发生率。为了实现上述目的，本发明提供了一种二阶段背式刻蚀的方法，首先，提 供已具有数层硬罩幕层的基板。接着，第一次背刻蚀基板背面与侧边，以移除 基板背面与侧边的部分硬罩幕层。而后，依序图案化硬罩幕层与基板，在基板 内形成数个沟渠。最后，在进行一湿槽清洗步骤之前，第二次背刻蚀基板侧边， 以移除位基板侧边的针状结构。依照本发明的一实施例，为了避免在刻蚀时损害基板中央的有效芯片区， 因此，上述第一次背刻蚀基板侧边与第二次背刻蚀基板侧边的步骤，都是在基 板侧边的无效芯片区中进行，以分别在基板的侧边形成第一作用区与第二作用 区，且第二作用区的范围大于或等于第一作用区。根据上述可知，通过第一次背刻蚀与第二次背刻蚀的方式，可以降低缺陷 的发生率，提高产品的合格率。此外，由于在刻蚀出深沟渠电容器的沟渠的步骤前，己将部份硬罩幕层移除，因此即使提高等离子体的工艺范围(process window)，也不会产生区块缺陷，可使沟渠刻蚀得更深更完整，进而增加深 沟渠电容器的储存效能。以下结合附图和具体实施例对本发明进行详细描述，但不作为对本发明的 限定。
图1A-1C为本发明一实施例的深沟渠电容器的各工艺阶段的剖面图；图2A-2C为本发明一实施例的深沟渠电容器的各工艺阶段的剖面图； 图3为本发明一实施例的背刻蚀装置的剖面示意图。其中，附图标记IOO—基板106—多晶硅层104—氮化硅层102—硼硅酸玻璃层108 —缺陷109—缺陷120—沟渠200—基板200a—正面200b—背面210—有效芯片区212 —无效芯片区214—机台216 —刻蚀液218—气体224 —第一作用区228—第二作用区具体实施方式
为了降低缺陷的数目，需要先在深沟渠电容器的工艺中，找出缺陷的来源， 进而解决该问题。因此，要对每一工艺步骤进行监控，并同时侦测各歩骤中所 产生的缺陷数量。被监控的深沟渠电容器的工艺步骤大致包含先在硅基板上形成数层硬罩 幕层。该硬罩幕层主要的作用是为了取代一般光刻胶，以图案化硅基板。这是 由于一般光刻胶无法抵挡刻蚀等离子体长时间的刻蚀，因此为了在硅基板中刻 蚀出深沟渠电容器的沟渠，必须先在圆片的表面形成硬罩幕层，以抵挡等离子 体的刻蚀。接着，依序图案化这些硬罩幕层。最后，利用图案化的硬罩幕层， 在硅基板内刻蚀出深沟渠电容器的沟渠。同时在上述的工艺过程中，利用斜向 红外线侦测硅基板的散射光值，以监控缺陷产生的数量。通过侦测的结果发现，在图案化数层硬罩幕层的步骤后，以及在硅基板上 刻t虫出沟渠结构的步骤前，尽管侦测到一些缺陷，但缺陷的数量并没有明显变 化。然而，在硅基板刻蚀出沟渠的步骤后，缺陷的数量却明显剧增，且缺陷发 生的地方皆靠近硅基板的侧边。通过上述结果推测，可能由于在工艺过程中，为了输送或放置硅基板，需 要用机械手臂抓住硅基板边缘，因而造成位于硅基板边缘处的硬罩幕层较容易 剥离，或者遭受刮伤、碰撞，从而导致小部份的缺陷。当进行沟渠的刻蚀时， 这些缺陷极易吸引刻蚀等离子体，使刻蚀等离子体聚集在硅基板边缘，从而在 刻蚀过程中产生大量的生成物。这些生成物会进一歩地堆积在硅基板边缘，阻 碍刻蚀的进行，从而使硅基板边缘区的缺陷骤增，这种现象称之为区块缺陷(chipping effect)。除了上述区块缺陷外，在监控深沟渠电容器的各工艺步骤中还发现，在深 沟渠电容器的沟渠刻蚀步骤完成后，在硅基板的边缘会形成针状物质，该时针 状物质与硅基板相连。在经过后续工艺的湿槽清洗(wetbench)步骤后，该针状物质会断裂并散布在硅基板的侧边与中央，从而损坏硅基板的有效芯片。前 述的湿槽清洗主要是利用超音波震荡的方式，去除硅基板表面因刻蚀工艺所产 的杂质。该针状物质产生的原因，可能是由于硅基板的面积过大且其边缘呈现弧 度，因而在形成硬罩幕层时，硅基板边缘处所形成的硬罩幕层较薄或不完整， 导致在刻蚀硅基板以形成沟渠的步骤时，无法有效保护硅基板的边缘，进而在 裸露的硅基板上产生针状结构。这些针状结构会在后续工艺的湿槽清洗步骤中 断裂，散布在硅基板的边缘与中央，从而导致缺陷，这种现象被称为针状缺陷(needle defect)。在下文中，将提出一种预防区块缺陷与针状缺陷产生的方法，以提高产品 的合格率。图1A-1C为本发明一实施例的一种深沟渠电容器的各工艺阶段的剖面图。 在本实施例中，重点在于如何预防在刻蚀基板的步骤中所产生的缺陷。因此在 下述实施例中，由形成数层硬罩幕层的步骤开始叙述，至于其它深沟渠电容器 的前置处理将不再赘述。首先，请参照图1A，在基板100上依序形成氮化硅层102、硼硅酸玻璃 层(Borosilicate Glass， BSG) 104与多晶硅层106作为刻蚀深沟渠的硬罩幕层。 硬罩幕层材质的选择必须兼顾硬罩幕层的形成厚度与刻蚀的选择性，以免产生 由于硬罩幕层太厚而刻蚀不完全或因太薄而无法完成深沟渠的刻蚀的问题。在 本实施例中，多晶硅层106与氮化硅层102是使用炉管来进行化学汽相沉积法 所 f;成的，因此在基板100的背面有多晶硅层106与氮化硅层102。硼硅酸玻 璃层104是使用离子增长型化学汽相沉积而形成的，因此只覆盖了基板100 的侧边边缘。然而，上述硬罩幕层的材质与使用的材料种类及其覆盖基板的实 际状况，还是会由于实际需求以及所使用的形成方法而异，此为熟悉半导体技 术的人员所熟知，不再一一赘述各种变化状况。此外，在图1A中，多晶硅层106中的缺陷108只是用于示例，用以说明 造成区块缺陷的来源及位置。缺陷108还可能发生在硼硅酸玻璃层104与氮化 硅层102之处。接着，如图1B所示，进行第一次背刻蚀，以移除基板100背面与侧边的 部分多晶硅层106。通过移除位于基板IOO侧边的部分多晶硅层106，即可连带移除多晶硅层106内的缺陷108。最后，如图1C所示，可依序图案化多晶硅层106、硼硅酸玻璃层104与 氮化硅层102。由于缺陷108已在上述步骤中移除，因此即使进行后续的工艺， 例如，在基板100上进一步刻蚀出深沟渠电容器的沟渠，也不会造成区块缺陷。为了证实上述第一次背刻蚀方式的确可以降低区块缺陷的发生率，分别将 两个进行了与未进行上述第一次背刻蚀处理基板，在刻蚀出沟渠后进行测试。 测试结果发现，未经第一次背刻蚀处理的基板，基板侧边的缺陷数目高达3 万个，经过了第一次背刻蚀处理的基板，其侧边的缺陷数目仅有1千个。由此 可矢B，通过上述的第一次背刻蚀处理，可以大幅度预防基板侧边区块缺陷的发 生，使缺陷数目降低约三十倍，对于产品合格率的提高有极大作用。通过前述可知，针状缺陷的发生主要是与基板边缘处的硅层刻蚀不完全所 导致的针状结构有关，其主要是发生在刻蚀基板的步骤之后，湿槽清洗的步骤 之前。因此，在本实施例中，着重描述在刻蚀基板歩骤完成后的工艺，以预防 针状缺陷的发生。至于刻蚀基板歩骤前的前置处理以及第一次背刻蚀等步骤， 则女B前所述。图2A-2C为本发明的一实施例，深沟渠电容器的各工艺阶段的剖面图。 根据上述，在图2A中，基板100已经过第一次背刻蚀处理，因此，基板IOO 的侧边的部份多晶硅层106已被移除。而后，图案化多晶硅层106、硼硅酸玻 璃层104与氮化硅层102。在图2B中，则以图案化后的多晶硅层106、硼硅酸玻璃层104与氮化硅 层102为罩幕，进一步的利用等离子体在基板100内刻蚀出多个沟渠120，用 以设置深沟渠电容器。在完成沟渠120的形成后，则将图案化多晶硅层106、 硼硅酸玻璃层104移除。需注意的是，在图2B中，基板100侧边的缺陷109， 仅4乍为示例使用，用以代表当刻蚀基板时，针状区块缺陷的来源及位置。而后，在图2C中，利用刻蚀液对基板100侧边进行第二次背刻蚀，以移 除位于基板IOO侧边的针状结构。在此步骤中，可将基板IOO侧边的针状结构 移除，此时，即使再进行后续的工艺，例如湿槽清洗的步骤，也不会造成针状 结丰勾的断裂或导致产生针状缺陷。为了证实上述第二次背刻蚀方式的确可以降低针状缺陷的发生率，因此分 别将两个进行了与未进行第二次背刻蚀处理的基板，在经过湿槽清洗后进行测试。测试结果发现，未经第二次背刻蚀处理的基板，基板侧边的缺陷数目约为 l千个，经过了第二次背刻蚀处理的基板，其侧边的缺陷数目仅有100个。由 此可知，通过上述第二次背刻蚀的方式，可以大幅度预防针状缺陷的产生，使 缺陷数目降低约十倍，对于产品合格率的提高有极大帮助。为了对上述第一次背刻蚀与第二次背刻蚀作更详尽的说明，请参照图3， 此为本发明的一实施例的背刻蚀装置的剖面示意图。在图3中，背刻蚀利用湿刻蚀的方式来进行。如图所示，基板200以背面200b朝上，正面200a朝下的 方式置于机台214上，基板200主要包含中央的有效芯片区210与侧边的无效 芯片区212两部份。为了进行背刻蚀，刻蚀液216由机台214上方的管线流至 基板200的背面200b，进而覆盖住整个基板200的背面200b。而后，刻蚀液 216会随着基板200的侧边，由基板200的背面200b流向正面200a，以进行 刻蚀。为了避免刻蚀液216的刻蚀范围超过无效芯片区212，损害到基板200中 央的有效芯片区210，因此，在机台214下方通有气体218，该气体218由基 板200的正面200a中央的有效芯片区210吹向基板200侧边的无效芯片区212， 以带动刻蚀液216的流向，避免刻蚀液216损害到有效芯片区210。这样，无 论是第一次背刻蚀或第二次背刻蚀，刻蚀的范围都仅限于基板200侧边的无效 芯片区212，同时，为了完全移除基板200侧边的针状结构，第二次背刻蚀的 作用范围，即第二作用区228，可大于或等于第一次背刻蚀作用范围所形成的 第一作用区224。上述刻蚀液216的选择依材质而异。以上述做为硬罩幕层的氮化硅层102、 硼硅酸玻璃层104与多晶硅层106为例，其刻蚀液216可分别选择氢氟酸(或 HF/NH3水溶液)、热磷酸以及HF/HN03水溶液。上述湿式背刻蚀法也可以搭配干式背刻蚀法来进行。以上述的做为硬罩幕 层的氮化硅层102、硼硅酸玻璃层104与多晶硅层106为例，可以先使用湿式 背刻蚀法去除基板IOO背面与侧边的多晶硅层106，再使用干式背刻蚀法去除 位于基板100侧边的氮化硅层102与硼硅酸玻璃层104。本发明中的硬罩幕层的材质可以选自由氧化硅、多晶硅、氮化硅以及上述 任意组合所组成的一族群。通过上述实施例可知，在刻蚀硅基板的步骤前后，通过这种背刻蚀的方式，不仅可预防区块缺陷以及针状缺陷的产生，还可以将刻蚀的区域范围限制在无 效芯片区内，不但不会对有效芯片区造成任何影响，还可以有助于产品合格率 的提高。当然，本发明还可有其他多种实施例，在不背离本发明精神及其实质的情 况下，熟悉本领域的技术人员当可根据本发明作出各种相应的改变和变形，但 这些相应的改变和变形都应属于本发明所附的权利要求的保护范围。
权利要求
1、一种二阶段背式刻蚀的方法，其特征在于，该方法至少包含提供一基板，该基板具有多个硬罩幕层；第一次背刻蚀该基板的背面与侧边，以移除位于该基板背面与侧边的该硬罩幕层；依序图案化该硬罩幕层与该基板，以在该基板内形成多个沟渠；在进行一湿槽清洗步骤之前，第二次背刻蚀该基板侧边，以移除位于该基板侧边的多个针状结构。
2、 如权利要求l所述的方法，其特征在于，该硬罩幕层的材质选自由氧化硅、多晶硅、氮化硅以及上述任意组合所组成的一族群。
3、 如权利要求1所述的方法，其特征在于，第一次背刻蚀该基板侧边的 步骤与第二次背刻蚀该基板侧边的步骤分别用湿刻蚀或干刻蚀进行。
4、 如权利要求3所述的方法，其特征在于，在该干刻蚀步骤中，用一等 离子体进行刻蚀。
5、 如权利要求1所述的方法，其特征在于，当部份该硬罩幕层的材质为 多晶硅时，第一次背刻蚀该基板侧边的歩骤为一湿刻蚀步骤。
6、 如权利要求1所述的方法，其特征在于，当部份该硬罩幕层的材质为 氧f七硅或氮化硅时，该第一次背刻蚀该基板侧边的步骤为一干刻蚀歩骤。
7、 如权利要求1所述的方法，其特征在于，第一次背刻蚀该基板侧边的 步骤，与第二次背刻蚀该基板侧边的步骤，均在该基板侧边的一无效芯片区中 进行，以分别形成一第一作用区以及一第二作用区，且该第二作用区的范围大 于或等于该第一作用区的范围。
全文摘要
一种二阶段背式刻蚀的方法，该方法包括先提供已具有数层硬罩幕层的基板。接着，第一次背刻蚀基板背面与侧边，以移除基板背面与侧边的部分硬罩幕层。而后，依序图案化硬罩幕层与基板，以在基板内形成数个沟渠。最后，在进行一湿槽清洗步骤之前，第二次背刻蚀基板侧边，以移除位于基板侧边的针状结构。
文档编号H01L21/308GK101329991SQ20071010941
公开日2008年12月24日 申请日期2007年6月18日 优先权日2007年6月18日
发明者王彦鹏 申请人:茂德科技股份有限公司