专利名称：芯片重新配置的封装结构中使用研磨的制造方法
技术领域：
本发明涉及一种半导体的封装方法，特别涉及一种研磨式的芯片重新 配置的封装方法。
背景技术：
半导体的技术己经发展的相当的迅速，因此微型化的半导体芯片
(Dice)必须具有多样化的功能的需求，使得半导体芯片必须要在很小的区 域中配置更多的输入/输出垫(I/O pads)，因而使得金属接脚(pins)的密 度也快速的提高了。因此，早期的导线架封装技术已经不适合高密度的金 属接脚；故发展出一种球数组(Ball Grid Array: BGA)的封装技术，球数 组封装除了有比导线架封装更高密度的优点外，其锡球也比较不容易损害 与变形。
随着3C产品的流行，例如移动电话(CellPhone)、个人数字助理 (PDA)或是iPod等，都必须要将许多复杂的系统芯片放入一个非常小的 空间中，因此为解决此一问题， 一种称为「晶片级封装(wafer level package; WLP)」的封装技术已经发展出来，其可以在切割晶片成为一颗 颗的芯片之前，就先对晶片进行封装。美国专利公告第5，323，051号专利 即揭露了这种「晶片级封装」技术。然而，这种「晶片级封装」技术随着 芯片主动面上的焊垫(pads)数目的增加，使得焊垫(pads)的间距过小，除
了会导致讯号耦合或讯号干扰的问题外，也会因为焊垫间距过小而造成封装的可靠度降低等问题。因此，当芯片再更进一步的缩小后，使得前述的 封装技术都无法满足。
为解决此一问题，美国专利公告第7， 196， 408号已揭露了一种将完成
半导体制造流程的晶片，经过测试及切割后，将测试结果为良好的芯片
(good die)重新放置于另一个基板之上，然后再进行封装工艺，如此， 使得这些被重新放置的芯片间具有较宽的间距，故可以将芯片上的焊垫适 当的分配，例如使用向外延伸(fan out)技术，因此可以有效解决因间 距过小，会导致讯号耦合或讯号干扰的问题。
然而，为使半导体芯片能够有较小及较薄的封装结构，在进行晶片切 割前，会先对晶片进行薄化处理，例如以背磨(backside lapping)方式 将晶片薄化至2 20mil，然后再切割成一颗颗的芯片。此一经过薄化处理 的芯片，经过重新配置在另一基板上，再以注模方式将多数个芯片形成一 封装体；由于芯片很薄，使得封装体也是非常的薄，故当封装体脱离基板 之后，封装体本身的应力会使得封装体产生翘曲，增加后续进行切割制程 的困难。
另外，在晶片切割之后，重新配置在另一个基板时，由于新的基板的 尺寸较原来的尺寸为大，因此在后续植球工艺中，会无法对准，其封装结 构可靠度降低。为此，本发明提供一种在进行晶片切割之前，在晶片背面 形成对准标志(alignment mark)其可以有效地解决植球时无法对准以及封 装体产生翘曲的问题。
此外，在整个封装的过程中，还会产生植球时，制造设备会对芯片产 生局部过大的压力，而可能损伤芯片的问题；同时，也可能因为植球的材 料造成与芯片上的焊垫间的电阻值变大，而影响芯片的性能等问题。
发明内容
本发明的目的是公开一种芯片重新配置的封装结构中使用研磨的制造方法，以解决现有技术中的植球对准以及封装体翘曲的问题。
为达到上述目的，本发明提供一种利用晶片对准标志的芯片重新配置 的封装结构及其方法，来将多数个芯片重新进行配置并进行封装的方法。 一种在晶片切割之前先形成对准标志，然后通过对准标志进行芯片重新配 置的封装方法，使得在植球的工艺中可以对准之外，封装体本身可以克服 应力而会使得封装体在脱离基板后，保持平整，可有效提高制造的合格率 及可靠度。
本发明的另一种在芯片重新配置的封装方法，是将通过研磨的方式薄 化芯片的封装体厚度的芯片重新配置在一基板上的封装方法。
此外，本发明还有一种芯片重新配置的封装方法，其可以将12吋晶
片所切割出来的芯片重新配置于8吋晶片的基板上，如此可以有效运用8 吋晶片的即有的封装设备，而无需重新设立12吋晶片的封装设备，可以 降低12吋晶片的封装成本。
本发明的再一种芯片重新配置的封装方法，使得进行封装的芯片都是 "已知是功能正常的芯片"(Known good die)，可以节省封装材料，故 也可以降低工艺的成本
根据以上所述，本发明揭露一种芯片重新配置的封装方法，包括提 供一晶片，具有一上表面及一背面，且晶片上配置有多数个芯片及于晶片 的上表面配置有一第一高分子材料层；切割晶片，以形成多数个芯片且于 每一芯片的一主动面上覆盖第一高分子材料层；取放多数个芯片至一金属 基板上，是将多数个芯片的一背面与一配置于金属基板上的黏着层连接； 形成一第二高分子材料层于金属基板及多数个芯片的主动面的第一高分 子材料层上；覆盖一模具装置至第二高分子材料层上，以平坦化该第二高 分子材料层，使第二高分子材料层充满于多数个芯片之间并环覆每一芯片 以形成一封装体；脱离模具装置，以曝露出封装体的一表面；薄化封装体， 以使每一芯片的主动面上的第一高分子材料层曝露；形成一图案化的第一高分子材料层以曝露出每一芯片的主动面上的多数个焊垫；形成图案化的 第三高分子材料层在每一芯片及部份封装体的一表面上，且曝露出每一芯
片的该主动面上的多数个焊垫；形成多数个图案化的金属线段，每一图案 化的金属线段的一端与每一芯片的主动面上的多数个焊垫电性连接，每一 图案化的金属线段具有向每一芯片的主动面外侧延伸的一扇出结构覆盖 部份第三高分子材料层上；形成一图案化的保护层，以覆盖多数个图案化 的金属线段，并曝露出多数个图案化的金属线段的向每一芯片的主动面之 外侧延伸的扇出结构的部份表面；形成多数个导电组件，是将多数个导电 组件电性连接至多数个图案化的金属线段的已曝露的扇出结构的部份表 面；及切割封装体以形成多数个具有金属基板且各自独立的完成封装的芯 片。
本发明还揭露一种芯片重新配置的封装结构，包括一芯片，其一主 动面上配置有多数个焊垫及一高分子材料层且曝露出多数个焊垫，且于芯 片的一背面具有一金属基板； 一封装体，是环覆于芯片的四个面以曝露出 芯片的主动面及一下表面；多数个图案化的金属线段，其一端与芯片的主 动面上的多数个焊垫电性连接，其另一端则以扇出的方式延伸并覆盖于高 分子材料层上； 一图案化的保护层，是覆盖于多数个图案化的金属线段且 曝露出多数个图案化的金属线段的向多数个芯片的主动面外侧延伸的一 扇出结构的部份表面；及多数个导电组件，是电性连接至多数个图案化的 金属线段的已曝露的扇出结构的部份表面上。
本发明方法在晶片切割之前先形成对准标志，然后通过对准标志进行 芯片重新配置的封装方法，使得在植球的工艺中可以对准之外，封装体本 身可以克服应力而会使得封装体在脱离基板后，保持平整，可有效提高制 造的合格率及可靠度。同时，节省封装材料、降低工艺成本。
图l是表示先前技术的示意图2是根据本发明所揭露的技术，是表示在晶片的上表面具有一高分 子材料层的截面示意图3至图11是根据本发明所揭露的技术，利用研磨式以进行晶片对 准标志的芯片重新配置的封装方法所形成的封装结构的各步骤示意图12是根据本发明所揭露的技术，是表示完成封装的芯片的示意及
图13是根据本发明所揭露的技术，是表示完成封装的芯片的背面具 有金属基板的示意图；及
图14是根据本发明所揭露的技术，是表示完成封装的芯片的背面具 有散热装置的示意图。
主要组件符号说明 100基板
110芯片 20基板 210芯片212焊垫 310第一高分子材料层 320第三高分子材料层 322 孔洞
40基板 50黏着层
60第二高分子材料层
610切割道
70金属线段
80保护层
90 导电组件
92 导电胶94 散热装置
500模具装置
具体实施例方式
有关本发明的特征与实作，兹配合附图作最佳实施例详细说明如下。 本发明在此所探讨的方向为一种芯片重新配置的封装方法，将多数个 芯片重新配置于另一基板上，然后利用薄化封装体的厚度以縮小封装结构 的封装方法。为了能彻底地了解本发明，将在下列的描述中提出详尽的步 骤及其组成。显然地，本发明的施行并未限定芯片堆栈的方式的技艺者所 熟习的特殊细节。另一方面，众所周知的芯片形成方式以及芯片薄化等后 段工艺的详细步骤并未描述于细节中，以避免造成本发明不必要的限制。 然而，对于本发明的较佳实施例，则会详细描述如下，除了这些详细描述 之外，本发明还可以广泛地施行在其它的实施例中，且本发明的范围不受 限定，其以之后的权利要求保护的范围为准。
在现代的半导体封装工艺中，均是将一个已经完成前段工艺(Front End Process)的晶片(wafer)先进行薄化处理(Thinning Process), 例如将芯片的厚度研磨至2 20mil之间；然后，进行晶片的切割(sawing process)以形成一颗颗的芯片110;然后，使用取放装置(pick and place) 将一颗颗的芯片逐一放置于另一个基板100上，如图1所示。很明显地， 基板100上的芯片间隔区域比芯片110大，因此，可以使得这些被重新放 置的芯片110间具有较宽的间距，故可以将芯片110上的焊垫适当的分配。 此外，本实施例所使用的封装方法，可以将12吋晶片所切割出来的芯片 110重新配置于8吋晶片的基板上，如此可以有效运用8吋晶片的即有的 封装设备，而无需重新设立12吋晶片的封装设备，可以降低12吋晶片的 封装成本。然后要强调的是，本发明的实施例并未限定使用8吋晶片大小 的基板，其只要能提供承载的功能者，例如玻璃、石英、陶瓷、电路板或金属薄板(metal foil)等，均可作为本实施例的基板，因此基板的形 状也未加以限制。
首先，图2，是表示在晶片的上表面具有一高分子材料层的截面示意 图。如图2所示，是表示在晶片20的上表面配置有多数个芯片(未于图 中显示)，且在晶片20的每一个芯片(未于图中显示)的主动面上形成高 分子材料层310，例如光阻层；接着，使用取放装置(未于图中显示)将 每一颗芯片吸起并将芯片的主动面朝上放置在配置有黏着层50的另一基 板40上。
接下来，参考图3，于基板40及多数个芯片210的第一高分子材料层 310上涂布第二高分子材料层60，例如polyimide，并且使用一模具装置 500将第二高分子材料层60压平，使得第二高分子材料层60形成一平坦 化的表面，并且使得第二高分子材料层60填满于芯片210之间并且每一 颗芯片210的五个面均由第二高分子材料层60所包覆。
然后，可以选择性地对平坦化的第二高分子材料层60进行一烘烤程 序，以使第二高分子材料层60固化。再接着，进行脱模程序，将模具装 置500与固化后的第二高分子材料层60分离，以裸露出平坦化的第二高 分子材料层60的表面，如图4所示。
接着，如图5所示，是薄化第二高分子材料层60，以曝露出每一芯片 210的主动面上的第一高分子材料层310的表面；在此，薄化第二高分子 材料层60的方式包括以配置在每一芯片210的主动面上的第一高分子 材料层310为终止层，研磨第二高分子材料层60直至曝露出第一高分子 材料层310的表面。通过薄化第二高分子材料层60的厚度可以縮小之后 形成的封装结构的厚度。
接着，同样参考图5，将第二高分子材料层60与黏着层50分离，其 方法例如将第二高分子材料层60与基板40 —起放入具有去离子水的槽 中，使得第二高分子材料层60与黏着层50分离，以形成一个封装体；此封装体包覆每一颗芯片210的四个面，且曝露出每一芯片210的主动面上
的第一高分子材料层310的表面。然后，使用切割刀(未显示于图中)在 相对于每一芯片210的主动面的背面的第二高分子材料层60的表面上， 形成多数条切割道610;每一切割道610的深度为0.5 1密尔(mil)，而 切割道610的宽度则为5至25微米。在一较佳的实施例中，此切割道610 可以是相互垂直交错，并且可以作为实际切割芯片时的参考线。由于封装 体的相对于芯片210的主动面的背面上有多数条切割道610，因此，当第 二高分子材料层60与基板40剥离后，封装体上的应力会被这些切割道610 所形成的区域所抵消，故可有效地解决封装体翘曲的问题。
接着，参考图6，是表示形成图案化的第一高分子材层在每一芯片的 主动面上，且曝露出每一芯片的主动面上的多数个焊垫的示意图。在此， 是利用半导体工艺，例如显影及蚀刻，首先，在第一高分子材料层310上 形成一图案化的光阻层(未在图中表示)；蚀刻以移除部份第一高分子材料 层310，以曝露出每一芯片210的主动面上的多数个焊垫212;及移除图 案化的光阻层以曝露出每一芯片210的主动面上的多数个焊垫212。
接着，参考图7，表示在每一芯片及部份封装体的表面上形成图案化 的第三高分子材料层，并曝露出每一芯片的焊垫的示意图。在此，是先在 每一芯片210及部份封装体的表面形成一层第三高分子材料层320，例如， polyimide;接着，利用半导体工艺，例如显影及蚀刻，在第三高分子材 料层320上形成一图案化的光阻层(未在图中表示)；蚀刻以移除部份第三 高分子材料层以形成多数个孔洞322，且曝露出每一芯片210的主动面上 的多数个焊垫212;移除图案化的光阻层。
接着，参考图8，表示形成多数个图案化的金属线段70在每一芯片 210的主动面上的多数个焊垫212上。每一条金属线段70的向外延伸的扇 出结构的一端是电性连接每一芯片210上的焊垫212;其中，形成多数个 图案化的金属线段的步骤包含首先，是先利用溅镀(sputtering)形成一晶种层(seed layer)(未在图中表示)在部份第三高分子材料层320及多 数个孔洞322的表面以覆盖每一芯片210的主动面的多数个焊垫212;利 用电镀的方式形成一金属层(未在图中表示)于晶种层上；接下来，利用半 导体工艺技术，利如显影及蚀刻，首先，形成一图案化的光阻层(未在图 中表示)在金属层之上；蚀刻以移除部份金属层，以形成多数个图案化的 金属线段70;以及剥除图案化的光阻层。其中每一图案化的金属线段70 的一端是电性连接至每一芯片210上的多数个焊垫212，如图9所示。且 金属线段70可以是UBM金属层，其材料可以是Ti/Cu或是TiW/Cu。
接着，如图10所示，形成一图案化的保护层80以覆盖多数个图案化 的金属线段70，并曝露出多数个图案化的金属线段70的向芯片210的主 动面之外侧延伸的一端的部份表面；其中，形成图案化的保护层80的步 骤包括:形成一保护层(未在图中表示)在多数个图案化的金属线段70上； 利用半导体工艺，例如显影及蚀刻，先形成一图案化的光阻层(未在图中 表示)在保护层上；接着，蚀刻以移除相对于多数个图案化的金属线段70 的向芯片210的主动面之外侧延伸的一端上的部份保护层，以曝露出数个 图案化的金属线段70的向芯片210的主动面之外侧延伸的一端的部份表 面上；及剥除图案化的光阻层。
紧接着，如图11所示，形成多数个导电组件90，是电性连接在已曝 露的每一图案化的金属线段70的向芯片210的主动面之外侧延伸的一端 的部份表面上；以及切割封装体，以形成多数个各自独立的完成封装的芯 片，如图12所示。其中导电组件90可以是锡球(solder ball)或是金属 凸块(metal bump)。
在一实施例中，其基板40可以是金属基板，因此在芯片重新配置的 封装方法的步骤中，可以不用脱离基板40，在整个封装工艺中保留金属基 板40，且此金属基板40可以做为散热基板，用以增加完成封装的芯片210 的散热效率，如图13所示，且配置于金属基板40上的黏着层50可以是导电胶；此外，芯片重新配置于新的基板40上以及形成封装体等各实施
步骤均与前述相同，在此不再赘述。
另外，如图14所示，是可以在每一个独立的完成封装的芯片210的 背面形成一散热装置94，例如鳍片(fin)，且在芯片210与散热装置94 之间更包含一导电胶92，用以将散热装置94固定在芯片210的背面。
虽然本发明以前述的较佳实施例揭露如上，然其并非用以限定本发 明，任何熟习相像技艺者，在不脱离本发明的精神和范围内，当可作些许 的更动与润饰，因此本发明的专利保护范围须视本说明书所附的权利要求 保护的范围所界定者为准。
权利要求
1. 一种芯片重新配置的封装方法，其特征在于，包括提供一晶片，具有一上表面及一背面，且该晶片上配置有多数个芯片及于该晶片的该上表面配置有一第一高分子材料层；切割该晶片，以形成该些芯片且于每一该芯片的一主动面上覆盖该第一高分子材料层；取放该些芯片至一基板上，将该些芯片的一背面与一配置于该基板上的黏着层连接；形成一第二高分子材料层于该金属基板及该些芯片的该主动面的该第一高分子材料层上；覆盖一模具装置至该第二高分子材料层上，以平坦化该第二高分子材料层，使该第二高分子材料层充满于该些芯片之间并包覆每一该芯片以形成一封装体；脱离该模具装置，以曝露出该封装体的一表面；薄化该封装体，以使每一该芯片的该主动面上的该第一高分子材料层曝露；形成一图案化的第一高分子材料层以曝露出每一该芯片的该主动面上的该些焊垫；脱离该基板，以曝露出每一该芯片的一背面；形成一图案化的第三高分子材料层在每一该芯片及部份该封装体的一表面上，且曝露出每一该芯片的该主动面上的该些焊垫；形成多数个图案化的金属线段，每一该图案化的金属线段与每一该芯片的该主动面的该些焊垫电性连接，且每一该图案化的金属线段具有向该芯片的该主动面外侧延伸的一扇出结构覆盖于该第三高分子材料层；形成一图案化的保护层，以覆盖该些图案化的金属线段，并曝露出该些图案化的金属线段的向该芯片的该主动面的外侧延伸的该扇出结构的部份表面；形成多数个导电组件，将该些导电组件电性连接至该些图案化的金属线段的已曝露的该扇出结构的部份表面；及切割该封装体，以形成多数个各自独立的完成封装的芯片。
2. 如权利要求1所述的封装方法，其特征在于，所述薄化该封装体 的方法为研磨。
3. 如权利要求1所述的封装方法，其特征在于，所述形成该些图案化 的金属线段包括形成一晶种层在该第三高分子材料层的部份表面及在每一该芯片的 该主动面的多数个焊垫上；电镀一金属层在该晶种层上，并电性连接每一该芯片的该主动面的该 悍垫；形成一图案化的光阻层在该金属层上；及移除部份该金属层，以移除部份该第三高分子材料层上的金属层，且 形成该些图案化的金属线段，其中该些图案化的金属线段的一端电性连接 至每一该芯片的该主动面的该些焊垫，且该些图案化的金属线段的另一端 为一 向外延伸的扇出结构且覆盖于该第三高分子材料层。
4. 如权利要求1所述的封装方法，其特征在于，还包含形成一散热装 置在该完成封装的芯片的一背面。
5. —种芯片重新配置的封装方法，其特征在于，包括 提供一晶片，具有一上表面及一背面，且该晶片上配置有多数个芯片及于该晶片的该上表面配置有一第一高分子材料层；切割该晶片，以形成该些芯片且于每一该芯片的一主动面上覆盖该第 一高分子材料层；取放该些芯片至一金属基板上，将该些芯片的一背面与一配置于该金属基板上的黏着层连接；形成一第二高分子材料层于该金属基板及该些芯片的该主动面的该第一高分子材料层上；覆盖一模具装置至该第二高分子材料层上，以平坦化该第二高分子材 料层，使该第二高分子材料层充满于该些芯片之间并环覆每一该芯片以形 成一封装体；脱离该模具装置，以曝露出该封装体的一表面；研磨该封装体，以使每一该芯片的该主动面上的该第一高分子材料层曝露5形成一图案化的第一高分子材料层以曝露出每一该芯片的该主动面上的该些焊垫；形成一图案化的第三高分子材料层在每一该芯片及部份该封装体的 一表面上，且曝露出每一该芯片的该主动面上的该些焊垫；形成多数个图案化的金属线段，每一该图案化的金属线段与每一该芯 片的该主动面的该些焊垫电性连接，且每一该图案化的金属线段具有向该 芯片的该主动面外侧延伸的一扇出结构覆盖于部份该第三高分子材料层；形成一图案化的保护层，以覆盖该些图案化的金属线段，并曝露出该 些图案化的金属线段的向每一该芯片的该主动面的外侧延伸的该扇出结 构的部份表面；形成多数个导电组件，将该些导电组件电性连接至该些图案化的金属 线段的已曝露的该扇出结构的部份表面；及切割该封装体及该金属基板，以形成多数个具有该金属基板的各自独 立的完成封装的芯片。
6. 如权利要求5所述的封装方法，其特征在于，所述基板的材料为 金属薄板。
7. 如权利要求5所述的封装方法，其特征在于，所述黏着层的材料为导电胶。
8. 如权利要求5所述的封装方法，其特征在于，所述形成该些图案化 的金属线段包括形成一晶种层在该第三高分子材料层的部份表面及在每一该芯片的 该主动面的多数个焊垫上；电镀一金属层在该晶种层上，并电性连接每一该芯片的该主动面的该 焊垫；形成一图案化的光阻层在该金属层上；及移除部份该金属层，以移除部份该第三高分子材料层上的金属层，且 形成该些图案化的金属线段，其中该些图案化的金属线段的一端电性连接 至每一该芯片的该主动面的该些焊垫，且该些图案化的金属线段的另一端 为一向外延伸的扇出结构且覆盖于该第三高分子材料层。
9. 一种芯片重新配置的封装结构，其特征在于，包括一芯片，其一主动面上配置有多数个焊垫及一高分子材料层且曝露出 该些焊垫；一封装体，环覆于该芯片的四个面以曝露出该芯片的该主动面及一下 表面；多数个图案化的金属线段，其一端与该芯片的该主动面上的该些焊垫 电性连接，其另一端则以扇出方式延伸并覆盖于该高分子材料层上；一图案化的保护层，覆盖于该些图案化的金属线段且曝露出该些图案 化的金属线段的向该些芯片的该主动面外侧延伸的一扇出结构的部份表 面；及多数个导电组件，电性连接至该些图案化的金属线段的已曝露的该扇 出结构的部份表面上。
10. —种芯片重新配置的封装结构，其特征在于，包括一芯片，其一主动面上配置有多数个焊垫及一高分子材料层且曝露出该些焊垫；一封装体，环覆该芯片的四个面以曝露出该芯片的该主动面的该些焊垫；多数个图案化的金属线段，其一端与该芯片的主动面上的多数个焊垫电性连接，其另一端则以扇出方式延伸并覆盖于该高分子材料层上；一图案化的保护层，覆盖于该些图案化的金属线段且曝露出该些图案化的金属线段的向该芯片的该主动面外侧延伸的一扇出结构的部份表面； 多数个导电组件，电性连接至该些图案化的金属线段的已曝露的该扇出结构的部份表面上；一金属基板，于一上表面配置有一黏着层且贴附于该芯片的一背面。
全文摘要
一种芯片重新配置的封装结构，包括一芯片，其一主动面上配置有多数个焊垫及一第一高分子材料层；一封装体，是环覆于芯片的四个面以曝露出芯片的主动面及一下表面；多数个图案化的金属线段，其一端与芯片的主动面上的多数个焊垫电性连接，其另一端则以向芯片的主动面外侧延伸的扇出结构覆盖于第一高分子材料层上；一图案化的保护层，是覆盖于多数个图案化的金属线段且曝露出多数个图案化的金属线段的向芯片的主动面外侧延伸的一扇出结构的部份表面；及多数个导电组件，是电性连接至多数个图案化的金属线段的已曝露的扇出结构的部份表面上。
文档编号H01L21/50GK101465299SQ200710199370
公开日2009年6月24日 申请日期2007年12月20日 优先权日2007年12月20日
发明者彭美芳 申请人:南茂科技股份有限公司;百慕达南茂科技股份有限公司