专利名称：半导体熔丝结构及制造半导体熔丝结构的方法
技术领域：
本发明涉及一种半导体熔丝结构，该熔丝结构包括具有表面的衬底，该衬底在表面处具有场氧化物区，该熔丝结构还包括熔丝本体，熔丝本体包括多晶硅，熔丝本体位于场氧化物区上方并沿着电流流动方向延伸，其中该熔丝结构可通过使电流流经熔丝本体而编程。
本发明还涉及包括这种半导体熔丝结构的集成电路。
本发明还涉及制造半导体熔丝结构的方法。
背景技术：
用于半导体的熔丝具有广泛的应用，如管芯ID、存储器中的冗余、加密等。因为多晶硅熔丝可以电编程，这减小了编程成本并提高了灵活性，多晶硅熔丝快速替代了激光熔丝。多晶硅熔丝目前正在被硅化多晶硅熔丝替代，以便减小其不可编程电阻。使用标准的CMOS工艺制造这些硅化多晶硅熔丝。对于容易进行状态检测而言，编程后的大电阻是所需的，而对于短的测试和修复时间而言，快速编程是必需的。并且，期望多晶硅熔丝的编程电压尽可能地低，从而不必采用特殊的措施来将这些烙丝集成在集成电路中。通常，当编程电压减小时，编程时间增加。
已知多晶硅瑢丝的一个缺点是其编程电压仍然较高。
发明内容
本发明的目的是提供一种具有低编程电压同时仍然维持相同编程时间的半导体熔丝结构，或者具有更短的编程时间同时维持相同编程电压的半导体熔丝结构。
本发明由独立权利要求限定。从属权利要求限定有利的实施方式。本发明的目的实现在于熔丝本体具有沿着电流流动方向的拉伸应变和沿着与衬底的所述表面垂直的方向的压縮应变。由于沿着电流流动方向的拉伸应变和沿着与衬底表面垂直方向的压缩应变，电子迁移率增加。增加的电子迁移率导致增加的电迁移，从而导致更快的熔丝断裂。从而可利用更快的熔丝断裂来减小编程电压。替代地，当编程电压保持相同时，减少了编程时间。
根据本发明的半导体器件提供了额外的优点。现在利用由工艺引入
应变的技术来增强MOSFET器件中的载流子迁移率从而提高器件性能。因而，在多晶硅熔丝中实现由工艺引入应变的技术很可能与未来的CMOS工艺兼容。
在根据本发明的熔丝结构的有利实施方式中，熔丝本体包括第一子层和第二子层，第一子层包括多晶硅，第一子层位于场氧化物区上方，第二子层包括硅化物，第二子层位于第一子层上方。该熔丝结构具有双层结构，并且由于在编程之前具有较低的电阻(由于低电阻的硅化物)而减小所需的编程电压，因,而是有利的。
在根据本发明的熔丝结构的另一个实施例中，拉伸应变层至少覆盖熔丝本体和一部分衬底，从而沿着与所述表面垂直的方向在熔丝本体中
形成压縮应变。该应变层的存在确保较好地维持熔丝本体中的应变。此外，在制造熔丝结构期间，可以将该应变层用作接触蚀刻停止层(CESL)。
本发明也涉及包括这种半导体熔丝结构的集成电路。CMOS工艺的縮放(scaling)也意味着减小的电源电压和减小的I/O电压。因而，根据本发明的熔丝结构的较低编程电压提供了在未来的CMOS工艺中的较佳集成可能性。因而，按照这些工艺制造的集成电路可以从熔丝结构的减小的编程电压中极大地获益。较低的编程电压减少了对特殊措施的需求，所述措施使得有可能对熔丝结构编程(比如引入特殊的高电压晶体管)，从而降低集成电路的复杂程度。
本发明还涉及制造半导体熔丝结构的方法。根据本发明的第一方法包括以下步骤
提供具有表面的衬底，该衬底包括位于表面处的场氧化物区；提供第一层，该第一层至少包括位于场氧化物区上的多晶硅；对第一层形成图案，从而在场氧化物区上至少形成熔丝本体，该熔丝本体沿着电流流动的方向延伸；
5对第一层执行非晶化注入，从而将至少熔丝本体的多晶硅转变成非 晶硅5
采用应变层覆盖衬底和熔丝本体，其中应变层是低应变或拉伸应变 层，沿着与表面垂直的方向在熔丝本体中产生压缩应变，并进而沿着电
流流动的方向在熔丝本体中产生拉伸应变；
执行尖峰脉冲退火(spike-anneal),使得熔丝本体中的非晶硅再
结晶成保持至少一部分应变的多晶硅；以及 在熔丝本体的两个侧壁上提供间隔物。
根据本发明的制造方法提供了形成根据本发明的半导体熔丝结构 的便利方法。低应变层典型地在-200至200MPa范围内。可以是低拉伸 应变或低压縮应变。由于任何氮化物层在退火时变为拉伸应变，低应变 层也是合适的。因而，低应变层将在随后的CMOS工艺步骤的热预算 (thermal budget)期间转变成拉伸应变层。非晶化之后是产生应变和 保持应变的再结晶，该非晶化的技术也称作"应力记忆技术"。
根据本发明的方法的一种实施方式的特征在于在提供间隔物的步 骤之前去除应变层。该步骤使得可能以更为便利的方式形成间隔物。
在根据本发明的方法的有利变型中，该方法包括在采用应变层覆盖 衬底和熔丝本体的步骤之前或在去除应变层之后，在熔丝本体上形成硅 化物的步骤。所获得的熔丝结构为双层结构，并且由于在编程之前其具 有较低的电阻(由于低电阻的硅化物)从而减小所需的编程电压所以是 有利的，因而该变型是有利的。
根据本发明的第二方法包括以下步骤
提供具有表面的衬底，该衬底包括位于表面处的场氧化物区；
提供第一层，该第一层至少包括位于场氧化物区中的多晶硅；
对第一层形成图案，从而在场氧化物区中至少形成熔丝本体，该熔
丝本体沿着电流流动的方向延伸；
在熔丝本体的两个侧壁上提供间隔物；以及
采用应变层覆盖衬底、熔丝本体和间隔物，其中应变层是拉伸应变 层，沿着与表面垂直的方向在熔丝本体中产生压縮应变，并进而沿着电 流流动的方向在熔丝本体中产生拉伸应变。根据本发明的制造方法提供了形成根据本发明的半导体熔丝结构 的替代方法。第二方法的优点是较简单(需要较少的工艺步骤)。
优选地，该方法包括在采用应变层覆盖衬底、熔丝本体和间隔物的 步骤之前的在熔丝本体上形成硅化物的步骤。所获得的熔丝结构为双层 结构，并且由于在编程之前其具有较低的电阻(由于低电阻的硅化物) 从而减小所需的编程电压所以是有利的，因而该方法的变型是有利的。
任何附加的特征可以组合在一起，并可以与任何方面组合。其它优 点对于本领域的技术人员是明显的。在不背离本发明的权利要求的范围 的情形下可以实现许多变型和修改。因此，应当清楚地理解，本说明书 只是示例说明，而不希望限制本发明的范围。
现在将参照附图以示例的方式描述如何将本发明付诸实施，其中-
图la-li说明根据本发明制造熔丝结构的第一方法的不同阶段； 图2a-2f说明根据本发明制造熔丝结构的第二方法的不同阶段； 图3说明具有触点的硅化多晶硅熔丝结构的示意性截面图；以及 图4说明根据本发明的熔丝结构的两种不同形状。
具体实施例方式
参见图la-li，这些图说明根据本发明制造熔丝结构的第一方法的 不同阶段。在图la所示的阶段中，提供衬底l。该衬底包括场氧化物区 3。场氧化物区限定了衬底上不应当产生晶体管的那些区域。或者换句话 说，场氧化物区将各个晶体管(图中未示出)彼此隔开。该衬底包括各 种材料(硅、锗、III-V化合物等)，并且可以是任何类型。例如块材 衬底、绝缘体上硅衬底(SOI)。该场氧化物区3可以是所谓的浅沟槽隔 离区(STI区)、所谓的L0C0S区、或任何其他类型的绝缘区。
在第一方法的另一阶段(图lb)中，至少在场氧化物区3中沉积包 括多晶硅的第一层5。层沉积技术是本领域的技术人员的公知常识。
在第一方法的进一步的阶段(图lc)中，对第一层5形成图案(使 用已知的光刻技术)，从而形成熔丝本体FB。在该特定示例中，熔丝本
7体FB包括多晶硅PLY。该熔丝本体FB沿着电流流动的方向CF延伸。该 电流流动的方向CF由熔丝结构被编程时电流流动的方向来限定(忽略熔 丝本体的可能截面变化，如凹口、孔洞等)。熔丝本体FB可以连接到熔
丝头(未示出)，熔丝头可以通过互连而连接到电路(未示出)。在技术 上，有可能连同位于场氧化物区外部的晶体管栅极(未示出) 一起形成 熔丝本体。
在第一方法的进一步的阶段(图ld)中，执行非晶化注入20以使 熔丝本体的多晶硅非晶化。非晶化技术对于本领域的技术人员而言是已 知的，例如在〃Silicon Processing for the VLSI Area〃， Vol. 1 — Process Technology, p. 390中公开。对于非晶化，可以使用诸如砷(As)和锗 (Ge)的离子20。在非晶化注入20期间，熔丝本体FB中的多晶硅PLY
转变为非晶硅AM。
在第一方法的进一步的阶段(图le)中，提供薄氧化物层(未示出) (例如使用沉积技术)。该薄氧化物层可以包括例如氧化硅。沉积氧化物 层是可选的。然而，在该方法的随后阶段中去除应变层时可能使得蚀刻 的选择性劣化。在该示例中，薄氧化物层的厚度在1-10nm之间，但其他 的厚度也是可能的。在沉积薄氧化物层之后，沉积低应变或拉伸应变层 7。低应变层典型地在-200至200 MPa范围内。可以是低拉伸应变或低
压縮应变。由于任何氮化物层在退火时变为拉伸应变，低应变层也是合 适的。因而，低应变层将在随后的CMOS工艺步骤的热预算期间转变成拉 伸应变层。应变层7可以是氮化硅层，并且应变可以大于500 Mpa。例 如，在该示例中，应变层7的厚度可以为大约50nm，但其他的厚度也是 可能的。该层应当在低温下沉积，以避免沉积期间的多晶再结晶，优选 地在低于5(XTC的温度下。例如，可以是PECVD沉积。应变层7包括沿 着与衬底1垂直的垂直方向Z的压縮应变，以及沿着与熔丝本体平行的 方向的拉伸应变，现在称其为电流流动的方向CF。也即，非晶硅AM变 成应变的非晶硅AMS。熔丝本体FB中的应变对于电子迁移率是有益的， 参见H. Irie等人，〃In-plane mobility anisotropy and universality under uni-axial strains in n- and p-MOS inversion layers on (100)， (110) and (111) Si〃， IEDM Tech. Dig., 2004，第225-228页。在第一方法的进一步的阶段(图If)中，执行尖峰脉冲退火。这可
以在ioocrc的温度进行很短时间来实现，优选地，非常接近o秒。在示
例的退火步骤中，温度在IOOO'C和120(TC之间选择，时间为0至2秒。 替代地，在95(TC迸行30秒的退火步骤也可行。对于本领域的技术人员 而言，找到尖峰脉冲退火步骤的理想条件是普通的技术。在尖峰脉冲退 火期间，多晶硅在原始的应变状态下再结晶。也即，沿着垂直方向Z的 压縮应变和沿着电流流动的方向CF的拉伸应变至少部分维持。应变的非 晶硅旭S己经转变为应变的多晶硅PLYS。
在第一方法的随后阶段(图lg)中，去除应变层7。在应变层下方 存在薄氧化物层(参见对图le的描述)的情形下，可以容易地选择性实 现去除。在该情形下，例如，可以相对于下面的氧化物选择性地去除包 括氮化物的应变层7。最后，例如，可以采用氟化碳蚀刻剂(HF)去除 薄氧化物层。如果在应变层7下方没有沉积氧化物层，去除应变层7将 更加困难，因为该去除要求对氧化物、聚合物和硅的良好选择性。
在第一方法的进一步的阶段(图lh)中，在熔丝本体FB的侧壁上 形成间隔物9。该间隔物9可以由氧化硅、氮化硅、聚合物或其他绝缘 材料制成。提供间隔物是本领域的技术人员己知的。
代替图lg和lh的步骤，也可以通过对应变层7的干法蚀刻或各向 异性蚀刻直接从应变层形成间隔物9。
然而，在第一方法的另一阶段(图li)中，多晶硅熔丝的熔丝本体 FB提供有硅化物ll，也称作硅化。例如，该硅化物ll可以是硅化钴、 硅化钛、硅化镍、硅化镍铂或其他硅化物。在熔丝本体FB上形成硅化物 11产生所谓的双层或两层熔丝，在该特定示例中，产生硅化多晶硅熔丝。 当不考虑硅化物11时，形成单层多晶硅熔丝。提供硅化物是本领域的技 术人员已知的。必须注意，在该方法中，形成硅化物的时刻不限于一处。
图la至li说明的技术也称作应力记忆技术。相对于传统的处理， 该技术要求四个附加的步骤(图ld-lg)。不过，该应力记忆技术可能在 晶体管的先进CMOS技术中引入。在该情形下，硅化多晶硅熔丝将从该技 术中执行的应变工程获益，从而需要更少的步骤，或没有额外的步骤。
参见图2a-2f，这些图说明根据本发明制造熔丝结构的第二方法。图2a-2c说明的该方法的第一阶段与第一方法完全相同。
图2d涉及第二方法的进一步的阶段。在该阶段中，类似于第一方 法，在熔丝本体的侧壁上形成间隔物9。在第二方法的另一个进一步的 阶段(图2e)中，类似于第一方法，在熔丝本体FB上形成硅化物ll。 在第二方法的进一步的阶段中，提供拉伸应变层7，覆盖熔丝本体FB、 间隔物9和场氧化物区9。应变层7包括沿着与衬底1垂直的垂直方向Z 的压缩应变，以及沿着电流流动的方向CF的拉伸应变。也即，多晶硅 PLY变为应变的多晶硅PLYS。熔丝本体FB中的应变对于电子迁移率是有 益的。应变层7优选地是包括氮化物的高拉伸应变层。在该情形下，相 对于传统的处理，其实现仅需要一个附加的步骤。并且，氮化物层可以 用作触点蚀刻停止层(CESL)。
图2a至2f说明的技术也称作氮化物应力源(stressor)技术。该 技术可以引入到晶体管的先进CMOS技术中。在该情形下，类似于第一方 法，硅化多晶硅熔丝将从该技术中已经执行的应变工程获益，从而需要 更少的步骤，或没有额外的步骤。
参见图3，该图说明具有触点的硅化多晶硅熔丝结构的示意性截面图。 已经采用根据本发明的第二方法制造硅化多晶硅熔丝结构F。重要的是在 根据本发明的熔丝结构中，至少熔丝本体是有应变的。必须注意，不仅在 熔丝本体上，而且在熔丝结构F的触点区上，设计者可以自由实现该应变 层7，因为覆盖熔丝触点区对于熔丝结构F的操作无害。在图3中，应变 层7仍然存在于熔丝结构中。在完成的熔丝结构F上方提供应变层7的情 形下，可以在制作触点CO期间将其用作触点蚀刻停止层(CESL)。例如， 触点可以由钨制成，但其他材料也是可能的。触点C0将熔丝结构F的应 变多晶硅层材料PLYS连接到第一互连层Ml 。该互连层Ml例如可以包括铝。
参见图4，该图说明根据本发明的熔丝结构的两种不同形状。图4 仅说明包括多晶硅5的层。为了简明，不考虑所有其他层。图4中的上 部熔丝结构20说明具有直线形熔丝本体FB和方形/矩形熔丝头FH的熔 丝结构。图4中的下部熔丝结构30说明具有直线形熔丝本体FB和锥形 熔丝头FH的熔丝结构。熔丝结构20、 30的触点区(未示出)通常位于 熔丝头ra上。在图4中的熔丝结构示例中，熔丝本体FB是直线形的，但它们也可以包括弯折、凹口、孔洞等，以便增强其性能。所有这些变型均在由权利要求限定的本发明的范围内。
熔断对于本领域的技术人员而言是已知的。这方面有各种公开出版物。在对半导体多晶硅熔丝编程期间，电阻从较低的第一值增加到较高的第二值。可以检测到电阻差，使得可以实现例如可编程的存储器。在过度的编程期间发生的物理现象取决于各种条件。最佳地解释熔断机制
的最近公开文献是T. S. Doom、M. Altheimer的〃Ultra-fast programmingof silicided poly silicon fuses based on new insights in theprogramming physics"， IEDM Techn. Digest, 第667-670页，2005。
由于本发明通过应变增强了熔丝本体中的电子迁移率，因而改善了已知的熔丝结构。由于该措施，熔丝在相同的编程电压下将较快地编程，或在相同的编程时间以较低的编程电压编程。
因而，本发明提供了比已知熔丝结构性能更好的有吸引力的半导体熔丝结构。
本发明还提供了制造这种熔丝结构的方法。
在说明书全文中，已经提及在熔丝本体中使用多晶硅材料。然而，技术人员将来可以找到替代的材料，这些材料同样适合于半导体熔丝结构。因此，这种变型被认为是多晶硅的等同物，没有背离由权利要求限定的本发明的范围。
已经参照特定实施方式和某些附图描述了本发明，但本发明不限于此，而仅由权利要求限定。权利要求中的任何附图标记不应理解成限制范围。所述的附图仅是示意性的，而非限制性的。在附图中，为了示例说明的目的，可以放大某些元件的尺寸，而没有按比例绘制。在本说明书和权利要求书中使用术语"包括"时，不排除其他元件或步骤。在提及单数名词使用不定冠词和定冠词时，例如"一个"、"该"，这包括该名词的复数形式，除非特地另外指出。
并且，说明书和权利要求书中的术语第一、第二、第三等用于区分类似的元件，而不必描述先后或时间顺序。应当理解，这样使用的术语在适当的情形下是可互换地，并且本文所述的本发明的实施方式能够以不同于本文所述或所说明的顺序而操作。
权利要求
1. 一种半导体熔丝结构，包括具有表面的衬底(1)，该衬底(1)在表面处具有场氧化物区(3)，该熔丝结构还包括熔丝本体(5)，熔丝本体(FB)包括多晶硅(PLY，PLYS)，熔丝本体(FB)位于场氧化物区(3)上方并且沿着电流流动的方向(CF)延伸，其中通过使电流流经熔丝本体(FB)而使熔丝结构可编程，其特征在于所述熔丝本体(FB)沿着电流流动的方向(CF)具有拉伸应变，并且沿着与衬底的所述表面垂直的方向(Z)具有压缩应变。
2. 根据权利要求1所述的半导体熔丝结构，其特征在于所述熔丝 本体(FB)包括第一子层和第二子层(11)，第一子层包括多晶硅(PLY， PLYS)，第一子层位于场氧化物区(3)上方，第二子层(11)包括硅化 物，第二子层(11)位于第一子层上方。
3. 根据权利要求1或2所述的半导体熔丝结构，其特征在于拉伸 应变层(7)至少覆盖熔丝本体(FB)、以及衬底(1， 3)的一部分，以 便沿着与所述表面垂直的方向(Z)在熔丝本体(FB)中形成压縮应变。
4. 一种包括根据权利要求1所述的半导体熔丝结构的集成电路。
5. —种制造熔丝结构的方法，该熔丝结构包括熔丝本体，所述方 法包括以下步骤提供具有表面的衬底(1)，该衬底(1)包括位于表面处的场氧化 物区(3);设置第一层(5)，该第一层包括至少位于场氧化物区(3)中的多 晶硅(PLY);对第一层(5)形成图案，从而在场氧化物区(3)中至少形成熔丝 本体(FB)，该熔丝本体(FB)沿着电流流动的方向(CF)延伸；对第一层(5)执行非晶化注入(20)，从而将至少熔丝本体的多晶 硅(PLY)转变成非晶硅(AM);采用应变层(7)覆盖衬底(1)和熔丝本体(FB)，其中应变层(7) 是低应变或拉伸应变层，沿着与表面垂直的方向(Z)在熔丝本体(FB) 中产生压縮应变，并进而沿着电流流动的方向(CF)在熔丝本体中产生拉伸应变；执行尖峰脉冲退火，使得熔丝本体(FB)中的非晶硅(AMS)再结 晶成保持至少一部分应变的多晶硅(PLYS);以及在瑢丝本体(FB)的两个侧壁上设置间隔物(9)。
6. 根据权利要求5所述的制造熔丝结构的方法，其特征在于在设 置间隔物(9)的步骤之前，去除应变层(7)。
7. 根据权利要求5或6所述的制造熔丝结构的方法，其特征在于 所述方法包括在采用应变层(7)覆盖衬底和熔丝本体(FB)的步骤之前， 或者在去除应变层(7)之后，在熔丝本体(FB)上形成硅化物(11)的 步骤。
8. —种制造包括熔丝本体的熔丝结构的方法，所述方法包括以下 步骤提供具有表面的衬底(1)，该衬底(1)包括位于表面处的场氧化 物区(3);提供第一层(5)，该第一层包括至少位于场氧化物区(3)中的多 晶硅(PLY);对第一层(5)形成图案，从而在场氧化物区(3)中至少形成熔丝 本体(FB)，该熔丝本体(FB)沿着电流流动的方向(CF)延伸； 在熔丝本体(FB)的两个侧壁上提供间隔物(9);以及 采用应变层(7)覆盖衬底、熔丝本体(FB)和间隔物(9)，其中 应变层(7)是拉伸应变层，沿着与表面垂直的方向(Z)在熔丝本体(FB) 中产生压縮应变，并进而沿着电流流动的方向(CF)在熔丝本体(FB) 中产生拉伸应变。
9. 根据权利要求8所述的制造熔丝结构的方法，其特征在于所述 方法包括在采用应变层(7)覆盖衬底(1)、熔丝本体(FB)和间隔物(9) 的步骤之前，在熔丝本体(FB)上形成硅化物(11)的步骤。
全文摘要
本发明涉及一种半导体熔丝结构，包括具有表面的衬底(1)，该衬底(1)在表面处具有场氧化物区(3)，该熔丝结构还包括熔丝本体(FB)，熔丝本体(FB)包括多晶硅(PLY)，熔丝本体(FB)位于场氧化物区(3)上方并且沿着电流流动的方向(CF)延伸，其中通过使电流流经熔丝本体(FB)而使熔丝结构可编程，其中所述熔丝本体(FB)沿着电流流动的方向(CF)具有拉伸应变，并且沿着与衬底的所述表面垂直的方向(Z)具有压缩应变。本发明还涉及制造这种半导体熔丝的方法。
文档编号H01L23/525GK101467250SQ200780021211
公开日2009年6月24日 申请日期2007年6月6日 优先权日2006年6月9日
发明者克莱尔·雷蒙特, 托比亚斯·S·多恩 申请人:Nxp股份有限公司