发光装置及其制造方法

专利名称：发光装置及其制造方法
技术领域：
示例性实施例涉及一种半导体装置以及制造该半导体装置的方法。其它
示例性实施例涉及一种使用纳米线(nanowire)作为发光层的发光装置以及制 造该发光装置的方法。
— 背景技术 通过使发光装置的半导体层中的电子和空穴相结合，产生从发光装置(例 如，发光二极管(LED)或激光二极管(LD))发射的光。从发光装置产生的光的 波长根据半导体层(即，发光层)的能量带隙的大小变化。
发光装置的发光层通常由in-v族半导体化合物或n-vi族半导体化合物
形成。所述半导体化合物可以是具有直接带隙的直接跃迁型半导体。在直接 跃迁型半导体中，受激发的电子发出主要为光子能的能量。
因为半导体化合物的加工技术比硅(Si)的加工技术发展得慢，所以使用传
统的ni-v族半导体化合物或n-vi族半导体化合物的发光装置的制造会变得
困难。更具体地讲，难以实现半导体化合物和电极之间的欧姆接触。难以将 导电掺杂剂注入半导体化合物内。例如，GaN半导体化合物层与电极的欧姆 接触会变得困难。也难以实现将p型掺杂剂注入到ZnO层中。

发明内容
示例性实施例涉及一种半导体装置以及制造该半导体装置的方法。其它 示例性实施例涉及一种使用纳米线作为发光层的发光装置以及制造该发光装 置的方法。
示例性实施例提供一种可使用用于加工硅的技术制造的发光装置。示例 性实施例提供一种可具有较高的发光效率的发光装置。
根据示例性实施例，提供一种发光装置，该发光装置包括发光层以及连 接到发光层第一电极和第二电极，其中，发光层是应变后的纳米线。
与无应变的纳米线相比，所述纳米线可具有在其长度方向上增加的晶格
常数。所述纳米线可以是硅(Si)层。
发光装置可包括介于第一电极和纳米线之间的p型半导体层和介于第二
电极和纳米线之间的n型半导体层。
p型半导体层和n型半导体层在基底上可彼此分开。所述纳米线可形成 在p型半导体层和n型半导体层之间。所述纳米线可与基底平行。
所述纳米线可包括p型掺杂区和n型掺杂区。所述纳米线的整个区域可 以是非掺杂区。所述纳米线可与基底分开(不接触)。
基底的上部可具有比p型半导体层的晶格常数、n型半导体层的晶格常 数和/或所述纳米线的晶格常数大的晶格常数。
p型半导体层、n型半导体层和所述纳米线可以是硅(Si)层。基底的上部 可由锗(Ge)或锗化硅(SiGe)形成。
发光装置可包括填充所述纳米线和基底之间的空间的绝缘层。发光装置 可包括介于绝缘层与p型半导体层、n型半导体层和/或基底之间的应力控制 层。
应力控制层可具有比p型半导体层的晶格常数、n型半导体层的晶格常 数和/或所述纳米线的晶格常数大的晶格常数。
层可以是氮化硅层。
第一电极、所述纳米线和/或第二电极可依次竖直地层叠。所述纳米线可 被分为上部和下部，其中，下部是第一导电型掺杂区，上部是第二导电型掺 杂区。
所述纳米线可被分为下部、中部和上部，其中，下部是第一导电型掺杂 区，中部是非掺杂区，上部是第二导电型掺杂区。
发光装置可包括介于第一电极和第二电极之间的绝缘层，所述纳米线的 至少 一部分可埋在绝缘层中。
根据示例性实施例，提供一种制造发光装置的方法，该方法包括在基 底上形成应变半导体层；将所述半导体层图案化为彼此分开的两个区域(第二 区域和第三区域)以及连接所述两个区域的纳米线制作区域(第 一区域)；将基 底与纳米线制作区域分开；通过各向同性地蚀刻纳米线制作区域形成纳米线； 将第一导电型掺杂剂掺入第二区域中；将第二导电型掺杂剂掺入第三区域中； 形成分别接触第二区域和第三区域的第一电极和第二电极。
通过各向同性地蚀刻通过图案化所述半导体层而暴露的基底的上部，所 述纳米线可与基底分开。基底的上部可具有比所述半导体层的晶格常数大的 晶格常数。
所述半导体层可以是硅(Si)层。基底的上部可以是锗(Ge)或者锗化硅 (SiGe)材料。
纳米线可被分为与第二区域相邻的第 一部分和与第三区域相邻的第二部 分，其中，如果第一导电型掺杂剂被掺入第二区域中，则第一部分被掺入第 一导电型掺杂剂。
如果第二导电型掺杂剂可被掺入第三区域中，则第二部分可被掺入第二 导电型掺杂剂。
在形成纳米线之后，所述方法可包括用绝缘层填充基底和纳米线之间的 空间。
根据示例性实施例，提供一种制造发光装置的方法，该方法包括在基 底上形成半导体层；将所述半导体层图案化为彼此分开的两个区域(第二区域 和第三区域)以及连接所述两个区域的纳米线制作区域；将基底与纳米线制作 区域分开；通过各向同性地蚀刻纳米线制作区域形成纳米线。第一导电型掺 杂剂可被掺入第二区域。第二导电型掺杂剂可被掺入第三区域。所述方法可 包括在第二区域和第三区域的互相面对的侧部上以及在第二区域和第三区域 之间的基底上形成应力控制层，以使得沿长度方向将拉应力施加到纳米线； 形成分别接触第二区域和第三区域的第一电极和第二电极。
通过各向同性地蚀刻通过图案化半导体层而暴露的基底的上部，所述纳 米线可与基底分开。
应力控制层可具有比半导体层的晶格常数大的晶格常数。半导体层可以 是硅(Si)层。应力控制层可以是氮化硅层。
纳米线可被分为与第二区域相邻的第 一部分和与第三区域相邻的第二部 分，其中，如果第一导电型掺杂剂被掺入第二区域中，则第一部分被掺入第 一导电型掺杂剂。
第二导电型掺杂剂可被掺入第三区域中，第二部分可被掺入第二导电型 掺杂剂。
在形成应力控制层之后，所述方法可包括在应力控制层上形成绝缘层。 根据示例性实施例，提供一种制造发光装置的方法，该方法包括在第
一电极上形成竖直的半导体纳米线；通过氧化纳米线的侧表面形成氧化物层， 从而沿着纳米线的长度方向将拉应力施加到纳米线上；形成接触纳米线的第 二电极。
通过使用催化剂执行生长方法可形成所述纳米线。所述纳米线可被分为 下部和上部，其中，下部是第一导电型掺杂区，上部是第二导电型掺杂区。
所述纳米线可被分为下部、中部和上部，其中，下部是第一导电型掺杂 区，中部是非掺杂区，上部是第二导电型掺杂区。
如果在所述纳米线的上表面上形成氧化物层，则所述方法可包括在第 一电极上形成覆盖氧化物层的绝缘层；在形成氧化物层之后并且在形成第二 电极之前，蚀刻绝缘层，直到露出纳米线为止。
如果在所述纳米线的上表面上形成氧化物层，则所述方法可包括去除 氧化物层；在第一电极上形成覆盖纳米线的绝缘层；在形成氧化物层之后并 且在形成第二电极之前，蚀刻绝缘层，直到露出纳米线为止。


通过下面结合附图进行的详细描述，示例性实施例将会被更加清楚地理 解。图1A至图IOD表示以下描述的非限制性的示例性实施例 图1A是示出根据示例性实施例的发光装置的剖视图的图； 图1B是示出根据示例性实施例的发光装置的俯视图的图； 图2是示出根据示例性实施例的发光装置的剖视图的图； 图3和图4是示出根据示例性实施例的发光装置的剖视图的图； 图5至图7是显示根据纳米线的应变方向和应变程度的纳米线的带隙变 化的曲线图8A至图8F是示出根据示例性实施例的制造发光装置的方法的透视图
的
图9A至图9F是示出根据示例性实施例的制造发光装置的方法的透视图
的图IOA至图IOD是示出根据示例性实施例的制造发光装置的方法的剖视 图的图。
具体实施例方式
现在将参照显示一些示例性实施例的附图来更加全面地说明各示例性实 施例。在附图中，为了清楚起见，层和区域的厚度可被夸大。
详细的示例性实施例/〉开于此，然而，为了描述示例性实施例，在此公 开的特定的结构性和功能性的细节仅仅是代表性的。然而，本发明可以以许
因此，虽然示例性实施例可以有各种修改和可选形式，但是其实施例通 过附图中的示例的形式显示，并且在此详细描述。然而，应当理解，并非意 图将示例性实施例限制为公开的特定形式，相反，示例性实施例将覆盖所有 落入本发明的范围内的修改、等同物和可选物。在对附图的所有描述中，相 同的标号指示相同的元件。
应当理解，虽然可在此使用第一、第二等术语来描述各种元件，但是这 些元件不应当受这些术语限制。这些术语仅用于将一个元件与另 一个元件区 分开。例如，在不脱离示例性实施例的范围的情况下，第一元件可被称为第 二元件，类似地，第二元件也可被称为第一元件。如在此使用的术语"和/或" 包括相关的列出项的 一个或多个的任一项及所有的组合。
应当理解，当元件被称为"连接"或"结合"到另一元件上时，该元件可直 接地连接或结合到所述另一元件上，或者可存在插入元件。相比之下，当一 个元件被称为"直接连接"或"直接结合"到另一元件上时，则不存在插入元件。 用于描述元件之间的关系的其它词应当按照相同的形式解释(例如"在...之 间"与"直接在…之间"，"与...相邻"与"与...直接相邻"等)。
在此使用的专门术语仅为了描述具体的实施例的目的，并不是对示例性 实施例进行限制。如在此使用的单数形式也力图包括复数形式，除非上下文 另外清楚地说明。还应当理解，当在此使用"包括"和/或"包含"这样的术语时， 确定了所述特征、整数、步骤、操作、元件和/或部件的存在，但不排除存在 或附加一个或多个其它特征、整数、步骤、操作、元件、部件和/或其组合。
应当理解，虽然可在此使用第一、第二、第三等这样的术语来描述各种 元件、部件、区域、层和/或部分，但是这些元件、部件、区域、层和/或部分 部不应当受这些术语限制。这些术语仅用于将一个元件、部件、区域、层或 部分与另一区域、层或部分区分开。因此，在不脱离示例性实施例的范围的 情况下，下面讨论的第一元件、部件、区域、层或部分可被称为第二元件、 部件、区域、层或部分。
为了方便描述附图中所示的一个元件或特征与另 一元件或特征之间的关 系，在此可使用空间关系术语，例如，"在…之下"、"在...下方"、"下部"、"在… 上方"、"上部，，等。应当理解，除了附图中绘出的方位外，空间关系术语还力 图包含使用的装置或操作的不同方位。例如，如果图中的装置被翻过来，那 么被描述为在其它元件或特征"下方"或"之下"的元件将被定位为在所述其它 元件或特征的"上方"或"之上"。因此，例如，术语"在…下方"可包括在"在… 之下，，以及"在...上方"两种方位。装置可被另外定位(旋转90度或从其它方位 观看或以其它方位为参考)，并且应当据此解释在此使用的空间关系术语描 述。
下面参照作为理想化实施例(和中间结构)的示意性实施例的横截面说明 来描述示例性实施例。这样，可预料到作为从示例的形状的变化的结果。因 此，示例性实施例不应当被认为是限制在此示出的区域的特定形状，而是可 包括，例如，由制造导致的形状的变形。例如，被示出为矩形的注入区域在 其边界处可具有倒角或曲线的特征和或梯度(例如，注入浓度)，而不是从注入 区域突然变化为非注入区域。类似地，由注入形成的埋区可导致在该埋区和 通过其实现注入的表面之间的区域有一些注入。因此，图中示出的区域实际 上是示意性的，其形状没必要示出装置的区域的实际形状，并且不限制本发 明的范围。
还应当注意到，在一些可选实施方式中，提到的功能性/行为可按照与图 中提到次序的不同的次序出现。例如，根据涉及的功能性/行为，连续表示的 两张图实际上可基本同时执行，或者有时可按照相反的次序执行。
为了更加详细地描述示例性实施例，将参照附图详细地描述各个方面。 然而，本发明不限于描述的示例性实施例。
示例性实施例涉及一种半导体装置以及制造该半导体装置的方法。其它 示例性实施例涉及一种使用纳米线作为发光层的发光装置以及制造该发光装 置的方法。
图1A和图1B分别是根据示例性实施例的发光装置的剖视图和俯视图。 参照图1A和图1B,彼此分开(或不接触)的p型半导体层200a和n型半 导体层200b可形成在基底100上。p型半导体层200a和n型半导体层200b 可以是硅(Si)层。p型半导体层200a和n型半导体层200b可连接到作为发光 层的纳米线200c。纳米线200c可以是由半导体材料(例如，硅(Si))形成的层。
纳米线200c可以平行于基底100。纳米线200c可与基底100的上表面分开期 望的距离。纳米线200c可通过沿长度方向受到拉应力而应变。
纳米线200c可不包括导电掺杂剂。纳米线200c的一部分可以是p型掺 杂区，纳米线200c的其余部分可以是n型掺杂区。例如，纳米线200c的与p 型半导体层200a相邻的部分可以是p型掺杂区，而纳米线200c的其余部分 可以是n型掺杂区。基底100的上部可由具有比硅(Si)的晶格常数大的晶格常数的材料(例如 锗化硅(SiGe)或者锗(Ge))形成。基底100可以是单层或多层结构。例如，基 底100可以是硅(Si)层和锗化硅(SiGe)层依次层叠的多层。纳米线200c的拉伸 应变可由基底100的上部的晶格常数与纳米线200c的晶格常数、p型半导体 层200a的晶格常数和/或n型半导体层200b的晶格常数的差引起。分别接触p型半导体层200a和n型半导体层200b的第 一电极El和第二 电极E2可形成在p型半导体层200a和n型半导体层200b上。透明绝缘层300可形成在p型半导体层200a和n型半导体层200b之间 的基底100上。透明绝缘层300可以是氧化硅层或树脂层。透明绝缘层300 可形成与p型半导体层200a的高度相同的高度。用于形成透明绝缘层300的 材料及透明绝缘层300的高度可改变。纳米线200c可设置(或形成)在透明绝 缘层300上。虽然未显示，但是具有期望深度的凹槽可形成在p型半导体层200a和n 型半导体层200b之间的基底100的上部上。所述凹槽可延伸到p型半导体层 200a和n型半导体层200b之下的某个程度。如果形成凹槽，则透明绝缘层 300可形成在凹槽上。图1A中示出的发光装置可按照各种形式修改，例如，如图2所示。在 图1A和图2中，相同的标号指示相同的元件，因此，为了简洁起见，将省 略对相同元件的描述。参照图2,应力控制层250可形成在透明绝缘层300与p型半导体层200a、 n型半导体层200b和基底IOO'之间(或接触)。应力控制层250可具有比p型 半导体层200a、 n型半导体层200b和/或纳米线200c的晶格常数大的晶格常 数。p型半导体层200a、 n型半导体层200b和/或纳米线200c可以是硅(Si) 层。应力控制层250可以是氮化硅层。纳米线200c的拉伸应变可由应力控制 层250的晶格常数与纳米线200c的晶格常数、p型半导体层200a的晶格常数
和n型半导体层200b的晶格常数的差引起。基底IO(T可以是硅(Si)基底。 基底100'可与图1A的基底100相同。
在图1A、图1B和图2中，在p型半导体层200a和n型半导体层200b 之间可包括多条纳米线200c。在基底100或100'和纳米线200c之间的期望区 域上可包括反射层(未显示)。
图3和图4是示出根据示例性实施例的发光装置的剖视图的图。
参照图3和图4，第一电极E1可形成在基底100〃上。纳米线200可形 成在第一电极E1上。纳米线200可垂直于基底100〃形成。纳米线200可在 其长度方向上产生拉伸应变。纳米线200可以是硅(Si)层。透明绝缘层300可 围绕纳米线200形成在第一电极E1上。透明绝缘层300可具有与纳米线200 的高度相同的高度。纳米线200的全部(或一部分)可埋在透明绝缘层300中。 接触纳米线200的第二电4及E2可形成在透明绝缘层300上。透明绝缘层300 的形成是可选择的。
参照图3，纳米线200可被分为下部10和上部20。下部10可以是第一 导电型掺杂区，上部20可以是第二导电型掺杂区。例如，下部10可以是p 型掺杂区，而上部20可以是n型掺杂区。
参照图4,纳米线200可被分为下部15、中部25和上部35。下部15可 以是第一导电型掺杂区，中部25可以是非掺杂区，上部35可以是第二导电 型掺杂区。例如，下部15可以是p型掺杂区，而上部35可以是n型掺杂区。
虽然在图3和图4中未显示，但是薄的氧化物层可围绕纳米线200的侧 表面。多条纳米线200可形成在第一电极E1和第二电极E2之间。
如上所述，根据示例性实施例的发光装置可包括作为发光层的纳米线 200或200c。
如果期望的材料层的尺寸被减小到纳米级，则会出现量子效应。如果发 光层为大的结构和如果发光层为纳米结构，则发光层可具有不同的特性。例 如，大的Si块体可具有间接带隙，而硅(Si)纳米线可具有直接带隙。
具有间接带隙的间接跃迁型半导体是一种在价带的最高点处的动量与在 导电带的最低点处的动量不同的材料。在间接跃迁型半导体中，受激发的电 子以热能和振动能(例如，声子能)的形式发射其能量。使用具有间接带隙的大
的硅(Si)块体会难以实现发光装置。
具有直接带隙的直接跃迁型半导体可以是一种在价带的最高点处的动量
与在导电带的最低点处的动量相同的材料。在直接跃迁型半导体中，受激发 的电子主要以光子能的形式发射其能量。
因为Si纳米线可具有直接带隙，所以能够使用硅(Si)纳米线制造发光装
置。因为带隙根据纳米线200和200c的直径变化，所以通过改变纳米线200 和200c的直径可容易地控制由发光装置产生的光的波长。纳米线200或200c 的直径可被控制为几十纳米(nm)。纳米线200或200c的直径可以是20nm或 更小。
用作发光层的纳米线200或200c可以是施加了拉应力的应变后的纳米 线，从而增加发光效率。
图5至图7是示出根据纳米线的应变方向和应变程度的纳米线的带隙的 变化的曲线图。图5显示相对于第一硅(Si)纳米线的带隙的变化，所述第一硅 (Si)纳米线具有垂直于其长度方向的表面100。图6显示相对于第二硅(Si)纳 米线的带隙的变化，所述第二硅(Si)纳米线具有垂直于其长度方向的表面111。 图7显示相对于第三硅(Si)纳米线的带隙的变化，所述第三硅(Si)纳米线具有 垂直于其长度方向的表面110。
第一、第二和第三硅(Si)纳米线的有效直径可以是大约2.2nm。
在图5至图7中，由"(a)"标注的曲线图表示通过沿Si纳米线的长度方向 施加压应力使晶格常数变形了 2%的样本的结果。由"(b)"标注的曲线图表示 未发生变形的样本的结果。由"(c)"标注的曲线图表示通过沿Si纳米线的长度 方向施加拉应力使晶格常数变形了 2 %的样本的结果。
在图5至图7中，水平轴表示动量(K),垂直轴表示能量(eV)。 VB表示 价带，CB表示导电带。带隙是价带VB和导电带CB之间的差。
参照图5的曲线图(b)，第一点Hl和第二点H2位于价带VB中的高位置。 第一点H1和第二点H2之间的点基本具有相同的能量。导电带CB中的最低 点Ll具有与在价带VB中的最高点的动量不同的动量。这样，对应于图5的 曲线图(b)的纳米线(即，未产生应变的Si纳米线)具有间接跃迁型半导体特性。
参照图5的曲线图(c),导电带CB中的最低点L2具有与在价带VB中的 最高点H3的动量相同的动量。这样，对应于图5的曲线图(c)的纳米线(即， 由于受到拉应力而产生应变的Si纳米线)具有直接跃迁型半导体特性。
参照图5的曲线图(a),第三点H4和第四点H5位于价带VB中的高位置。 第三点H4和第四点H5之间的点基本具有相同的能量级。导电带CB中的第 五点L3和第六点L4位于下部的位置，并具有^:此接近的能量。这样，对应 于图5的曲线图(a)的纳米线(即，由于受到压应力而产生应变的Si纳米线)具 有间接跃迁型半导体特性。
如上所述，通过受到拉应力而已经产生应变的纳米线具有直接跃迁型半 导体特性。通过受到压应力而已经产生应变的纳米线具有间接跃迁型半导体 特性。
在使用图1A至图4的通过拉应力而产生应变的纳米线200或200c的发 光装置中，声子的产生可减少，光子的产生可增加，这表示根据示例性实施 例的发光装置具有较高的发光效率。
在图6和图7中观察到与图5相似的趋势。
参照图6的曲线图(b),导电带CB中的最低点L5具有与在价带VB中的 最高点H6的动量不同的动量。这样，没有产生应变的第二Si纳米线具有间 接跃迁型半导体特性。
参照图6的曲线图(c),在通过拉应力而产生应变的第二Si纳米线中，导 电带CB中的最低点L6具有与在价带VB中的最高点H7的动量相同的动量。 由于受到拉应力而产生应变的第二 Si纳米线具有直接跃迁型半导体特性。
参照图6的曲线图(a)，在通过压应力而产生应变的第二 Si纳米线的情况 下，导电带CB中的最低点L7具有与在价带VB中的最高点H8的动量不同 的动量。这样，通过压应力而产生应变的第二Si纳米线具有间接跃迁型半导 体特性。
参照图7的曲线图(b),导电带CB中的最低点L8具有与在价带VB中的 最高点H9的动量相同的动量。这样，没有产生应变的第三Si纳米线具有直 接跃迁型半导体特性。
参照图7的曲线图(c)，在通过拉应力而产生应变的第三Si纳米线中，导 电带CB中的最低点L9具有与在价带VB中的最高点H10的动量相同的动量。 由于受到拉应力而产生应变的第三Si纳米线具有直接跃迁型半导体特性。
参照图7的曲线图(a)，在通过压应力而产生应变的第三Si纳米线的情况 下，第十点L10和第十一点L11位于导电带CB中下部的位置。价带VB中 的最高点Hll具有与导电带CB中的最低点的动量不同的动量。这样，对应 于图7的曲线图(a)的纳米线(即，由于受到压应力而产生应变的Si纳米线)可 具有间接跃迁型半导体特性。
图8A至图8F是示出制造根据示例性实施例的发光装置的方法的透视图的图。
参照图8A，应变半导体层(例如，应变Si层200')可形成在基底100上。 基底100可具有第一 Si层1和SiGe层2可依次层叠的结构。在基底100的 结构中，第一 Si层1和SiGe层2可具有不同结构。例如，SiGe层2可被Ge 层代替。基底100可以是Ge层。因为SiGe的晶格常数高于Si的晶格常数， 所以，可在SiGe层2上形成应变Si层200'。
H型掩模层Ml可形成在应变Si层200'上。掩模层Ml包括第一部分PI、 第二部分P2以及连接第一部分P1和第二部分P2的第三部分P3。第三部分 P3建立用于形成纳米线的区域。应变S i层200'的至少两个区域al和a2可 不被掩模层M1覆盖。
可对应变Si层200'的暴露区域al和a2进行蚀刻，直到露出基底100为 止。这样，如图8B中所示，应变Si层200'可具有与掩模层Ml的形状相同 的形状。
参照图8B，第一区域11对应于掩模层M1的第三部分P3。第二区域21 和第三区域31分别对应于掩模层M1的第一部分P1和第二部分P2。
在去除掩模层Ml之后，基底100的被暴露的部分(即，暴露的SiGe层 2)可被各向同性地蚀刻。图8C中示出了得到的产品。
参照图8C,可通过各向同性地蚀刻在第二区域21和第三区域31之间的 SiGe层2中形成凹槽Gl。由于凹槽Gl，所以可在第一区域11之下形成空间。 第一区域11的下表面可被暴露。凹槽Gl可延伸到第二区域21和第三区域 31之下的某个程度，形成下切口。
第一区域11可被各向同性地蚀刻。这样，可减小第一区域11的厚度和 宽度。从而第一区域11变成图8D中所示的纳米线200c。如果第一区域11 被各向同性地蚀刻，则第二区域21的一部分和第三区域31的一部分可被蚀 刻。这样，在第二区域21和第三区域31之下的下切口消失。
p型掺杂剂可被掺入第二区域21内。n型掺杂剂可被掺入第三区域31 内。这样，第二区域21和第三区域31可分别为p型半导体层200a和n型半 导体层200b。如果p型掺杂剂被掺入第二区域21内，则纳米线200c的与第 二区域21相邻的 一部分可掺有p型掺杂剂。纳米线200c的与第三区域31相 邻的一部分可掺有n型掺杂剂。
参照图8F，透明绝缘层300可形成在p型半导体层200a和n型半导体 层200b之间的基底100上。透明绝缘层300可形成在凹槽G1上。透明绝缘 层300可形成与纳米线200c的高度相同的厚度，以填充纳米线200c下面的 空间。透明绝缘层300可由氧化硅或树脂形成。
第一电极El和第二电极E2可分别形成在p型半导体层200a和n型半 导体层200b上。虽然未显示，但是第二透明绝缘层大约可形成到第一电极 E1和第二电极E2的高度。第二透明绝缘层可形成在透明绝缘层300、纳米 线200c、 p型半导体层200a和n型半导体层200b的暴露的部分上。
图9A至图9F是示出制造根据示例性实施例的发光装置的方法的透视图的图。
参照图9A，半导体层200〃 (例如，Si层)可形成在基底100'上。基底100' 和半导体层200〃可以是绝缘体上硅结构(SOI)的基底的一部分。半导体层200 〃可以是未产生应变的Si层。
掩模层M1可形成在半导体层200〃上。掩模层M1与图8A中的掩模层 Ml相同。可对半导体层200〃的两个暴露区域al'和a2'进行蚀刻，直到露出 基底100'为止。这样，如图9B中所示，半导体层200〃可具有与掩模层M1 相同(或相似)的形状。
图9B中的第一区域11'、第二区域21'和第三区域31'与图8B中的第一 区域ll、第二区域21和第三区域31相同。
在去除掩模层M1之后，被暴露的基底100'可被各向同性地蚀刻。
参照图9C，可在第二区域21'和第三区域31'之间的基底100'中形成凹槽 Gl'。由于凹槽G1',所以可在第一区域ll'之下形成空间。第一区域ll'的底 表面可被暴露。凹槽Gl'可延伸到第二区域21'和第三区域31'之下的某个程 度，形成下切口。
第一区域ir可被各向同性地蚀刻。可减小第一区域ir的厚度和宽度。 如图9D中所示，第一区域ir变成纳米线200c'。如果第一区域ir被各向同
性地蚀刻，则第二区域21'的一部分和第三区域31'的一部分可被蚀刻。在第 二区域21'和第三区域31'之下的下切口消失。
p型掺杂剂可被掺入第二区域21'内。n型掺杂剂可被掺入第三区域3i' 内。这样，第二区域21'和第三区域31'可为p型半导体层200a'和n型半导体 层200b'。如果p型掺杂剂被掺入第二区域21'内，则纳米线200c'的与第二区
域21湘邻的一部分可掺有p型掺杂剂。纳米线200c'的与第三区域3l'相邻的 一部分可掺有n型掺杂剂。
参照图9E,应力控制层250可形成在p型半导体层200a'和n型半导体 层200b'的彼此面对的侧部以及凹槽Gl'的表面上。应力控制材料层覆盖p型 半导体层200a'和n型半导体层200b'的互相面对的内壁上。凹槽Gl'的表面可 形成在p型半导体层200a'、 n型半导体层200b'和纳米线200c'上。形成在p 型半导体层200a'、 n型半导体层200b'和纳米线200c'上的应力控制材料层可 4t去除。这样，如图9E所示，形成应力控制层250。
如果形成应力控制材料层，则应力控制材料层可形成在纳米线200c'的下 表面上。形成在纳米线200c'之下的应力控制材料层的厚度可比形成在其它区 域上的应力控制材料层的厚度薄。使用湿蚀刻法可容易去除形成在纳米线 200c'之下的应力控制材料层。
应力控制层250可由其晶格常数大于Si(例如，氮化硅)的晶格常数的材 料形成。由于应力控制层250,所以纳米线200c'可沿长度方向产生应变。
参照图9F,透明绝缘层300'可形成在p型半导体层200a'和n型半导体 层200b'之间的应力控制层250上。透明绝缘层300'可形成为用于填充纳米线 200c'下面的空间。透明绝缘层300'可由氧化硅或树脂形成。透明绝缘层300' 可形成与纳米线200c'的高度相同的厚度。
第一电极El和第二电极E2可分别形成在p型半导体层200a'和n型半 导体层200b'上。虽然未显示，但是第二透明绝缘层可大约形成到透明绝缘层 300'、纳米线200c'、 p型半导体层200a'和n型半导体层200b'上的第一电极 El和第二电极E2的高度。
图IOA至图IOD是示出制造根据示例性实施例的发光装置的方法的剖视 图的图。
参照图10A,第一电极E1可形成在基底100〃上。纳米线200可形成在 第一电极E1上。纳米线200可垂直于基底100〃 。
纳米线200可4安照各种方式形成。例如，在在第一电极E1上形成点型 催化剂层(未显示)之后，通过在催化剂层上供应期望的反应气体和源气体可生 长Si材料的纳米线200。催化剂层可存在于纳米线200和第一电极E1之间。 纳米线200的下部10和上部20可使用不同的方法生长。例如，如果形成下 部10,则可使用含有n型(或p型)掺杂剂的第一反应气体。如果形成上部20,
则可使用含有p型(或n型)掺杂剂的第二反应气体。下部10和上部20可以是 掺入了不同的导电掺杂剂的区域。虽然未显示，但是纳米线200的中部可仍 为非掺杂区。
参照图IOB，通过氧化纳米线200的表面可形成氧化物层50。氧化物层 50可以是氧化硅层。如果形成氧化物层50，则压应力可施加到纳米线200的 侧表面上。通过沿着长度方向延伸纳米线200，可〗吏纳米线200变形。延伸 的程度根据氧化物层50的厚度变化。如果控制氧化物层50的厚度，则可控 制纳米线200的直径。
参照图10C,在去除氧化物层50之后，可在第一电极E1上形成覆盖纳 米线200的透明绝缘层300。虽然未显示，但是如果多个纳米线200形成在 第一电极E1上且相互之间具有窄的间隙，则可不形成透明绝缘层300。在不 去除氧化物层50的情况下，也可形成透明绝缘层300。
层300进行蚀刻，直到露出纳米线200为止。接触纳米线200的第二电极E2 可形成在透明绝缘层300上。第一电极E1和第二电极E2可由导电硅、导电 氧化物或金属形成。
如上所述，因为产生应变的纳米线被用作发光层，所以可容易地控制发 光装置的波长并可提高发光效率。
此外，因为Si可用于形成应变后的纳米线，所以可使用基于Si的处理 技术以低成本制造发光装置。可容易实现发光层和电极之间的欧姆接触。
上述是对示例性实施例的解释。虽然已经描述了一些示例性实施例，但 是本领域技术人员将容易认识到，在本质上不脱离新的教导和优点的情况下， 能够在示例性实施例中进行许多修改。因此，所有这种修改都将被包括在权 利要求所限定的本发明的范围内。在权利要求中，装置加功能的句子意图覆 盖在此被描述为执行所述功能的结构，不仅覆盖结构上的等同物，而且还覆 盖等同的结构。因此，应当理解，上述是示例性实施例的解释，不应当被理 解为限于公开的特定实施例，对公开的实施例的修改以及其它实施例都将落 入权利要求的范围内。
权利要求
1、一种发光装置，包括发光层；第一电极和第二电极，分别连接到发光层，其中，发光层是应变后的纳米线。
2、 如权利要求1所述的发光装置，其中，与无应变的纳米线相比，应变 后的纳米线具有在其长度方向上增加的晶格常数。
3、 如权利要求1所述的发光装置，其中，应变后的纳米线是硅层。
4、 如权利要求1所述的发光装置，其中，应变后的纳米线包括p型掺杂 区和n型掺杂区。
5、 如权利要求1所述的发光装置，其中，应变后的纳米线未被掺杂。
6、 如权利要求1所述的发光装置，还包括 p型半导体层，介于第一电极和应变后的纳米线之间； n型半导体层，介于第二电极和应变后的纳米线之间。
7、 如权利要求6所述的发光装置，其中，p型半导体层和n型半导体层 在基底上彼此分开，应变后的纳米线形成在p型半导体层和n型半导体层之 间，应变后的纳米线与基底平行。
8、 如权利要求7所述的发光装置，其中，应变后的纳米线与基底分开。
9、 如权利要求8所述的发光装置，还包括填充在应变后的纳米线和基底 之间的空间中的绝缘层。
10、 如权利要求9所述的发光装置，还包括介于绝缘层、p型半导体层、 n型半导体层和基底之间的应力控制层。
11、 如权利要求IO所述的发光装置，其中，应力控制层具有比p型半导 体层的晶格常数、n型半导体层的晶格常数和应变后的纳米线的晶格常数大 的晶格常数。
12、 如权利要求11所述的发光装置，其中，p型半导体层、n型半导体 层和应变后的纳米线是硅层，并且应力控制层是氮化硅层。
13、 如权利要求7所述的发光装置，其中，基底的上部具有比p型半导 体层的晶格常数、n型半导体层的晶格常数和应变后的纳米线的晶格常数大 的晶格常数。
14、 如权利要求13所述的发光装置，其中，p型半导体层、n型半导体 层和应变后的纳米线是硅层，基底的上部由锗或锗化硅形成。
15、 如权利要求1所述的发光装置，其中，第一电极、应变后的纳米线 和第二电极依次竖直地层叠。
16、 如权利要求15所述的发光装置，其中，应变后的纳米线被分为上部 和下部，其中，下部是第一导电型掺杂区，上部是第二导电型掺杂区。
17、 如权利要求15所述的发光装置，其中，应变后的纳米线被分为下部、 中部和上部，其中，下部是第一导电型掺杂区，中部是非掺杂区，上部是第 二导电型掺杂区。
18、 如权利要求15所述的发光装置，还包括介于第一电极和第二电极之 间的绝缘层，其中，应变后的纳米线的一部分被绝缘层覆盖。
19、 一种制造发光装置的方法，包括 在基底上形成应变半导体层；将所述半导体层图案化为第 一 区域、第二区域以及连接第 一区域和第二 区域的纳米线制作区域，其中，第一区域和第二区域互相分开； 将基底与纳米线制作区域分开； 通过各向同性地蚀刻纳米线制作区域形成纳米线； 将第一导电型掺杂剂掺入第一区域中； 将第二导电型掺杂剂掺入第二区域中； 形成接触第 一 区域的第 一 电极和接触第二区域的第二电极。
20、 如权利要求19所述的方法，其中，分开基底的步骤包括各向同性地 蚀刻通过图案化所述半导体层而暴露的基底的上部。
21、 如权利要求19所述的方法，其中，基底的上部具有比所述半导体层 的晶格常数大的晶格常数。
22、 如权利要求19所述的方法，其中，所述半导体层是硅层。
23、 如权利要求22所述的方法，其中，基底的上部由锗或者锗化硅形成。
24、 如权利要求19所述的方法，其中，纳米线被分为与第一区域相邻的 第一部分和与第二区域相邻的第二部分，其中，第一部分被掺入第一导电型 掺杂剂。
25、 如权利要求24所述的方法，其中，第二部分被掺入第二导电型掺杂 剂。
26、 如权利要求19所述的方法，还包括在形成纳米线之后用绝缘层填充 基底和纳米线之间的空间。
27、 一种制造发光装置的方法，包括 在基底上形成半导体层；将半导体层图案化为第一区域、第二区域以及连接第一区域和第二区域 的纳米线制作区域，其中，第一区域和第二区域互相分开； 将基底与纳米线制作区域分开； 通过各向同性地蚀刻纳米线制作区域形成纳米线； 将第一导电型掺杂剂掺入第一区域中； 将第二导电型掺杂剂掺入第二区域中；在第 一 区域和第二区域的互相面对的内壁上以及第 一 区域和第二区域之 间的基底上形成应力控制层，从而沿长度方向将拉应力施加到纳米线； 形成接触第一区域的第一电极和接触第二区域的第二电极。
28、 如权利要求27所述的方法，其中，分开基底的步骤包括各向同性地 蚀刻通过图案化半导体层而暴露的基底的上部。
29、 如权利要求27所述的方法，其中，应力控制层具有比半导体层的晶 格常数大的晶格常数。
30、 如权利要求27所述的方法，其中，所述半导体层是硅层。
31、 如权利要求30所述的方法，其中，应力控制层是氮化硅层。
32、 如权利要求27所述的方法，其中，纳米线被分为与第一区域相邻的 第一部分和与第二区域相邻的第二部分，其中，第一部分被掺入第一导电型掺杂剂。
33、 如权利要求32所述的方法，其中，第二部分被掺入第二导电型掺杂剂。
34、 如权利要求27所述的方法，还包括在形成应力控制层之后在应力控 制层上形成绝缘层。
35、 一种制造发光装置的方法，包括 在第一电极上形成竖直的半导体纳米线；通过氧化纳米线的侧表面形成氧化物层，从而沿着纳米线的长度方向将 形成接触纳米线的第二电极。
36、 如权利要求35所述的方法，其中，形成纳米线的步骤包括使用催化 剂执行生长方法。
37、 如权利要求35所述的方法，其中，纳米线^皮分为下部和上部，其中， 下部是第一导电型掺杂区，上部是第二导电型掺杂区。
38、 如权利要求35所述的方法，其中，纳米线一皮分为下部、中部和上部， 其中，下部是第一导电型掺杂区，中部是非掺杂区，上部是第二导电型掺杂区。
39、 如权利要求35所述的方法，还包括以下步骤 在第 一 电极上形成覆盖氧化物层的绝缘层；在形成氧化物层之后并且在形成第二电极之前，蚀刻绝缘层，直到露出 纳米线为止，其中，氧化物层形成在纳米线的上表面上。
40、 如权利要求35所述的方法，还包括以下步骤 去除氧化物层；在第 一 电极上形成覆盖纳米线的绝缘层；在形成氧化物层之后并且在形成第二电极之前，蚀刻绝缘层，直到露出 纳米线为止，其中，氧化物层形成在纳米线的上表面上。
全文摘要
本发明提供了一种发光装置以及一种制造该发光装置的方法。所述发光装置包括发光层以及连接到发光层的第一电极和第二电极。所述发光层是应变后的纳米线。
文档编号H01S5/30GK101339968SQ20081000893
公开日2009年1月7日 申请日期2008年1月31日 优先权日2007年7月3日
发明者李晟熏, 洪起夏, 申在光, 金钟燮 申请人:三星电子株式会社