专利名称：提高ldmos晶体管中的崩溃电压的方法
技术领域：
本发明涉及一种LDMOS晶体管的制备方法，特别一种提高LDMOS晶体管中的崩溃 电压的方法。
背景技术：
目前的0. 35um工艺及以上的LDM0S晶体管的结构里，都会有多晶硅覆盖从沟道区 域一直延伸到靠近漏端的场氧化层上。而上述结构会提高整个结构的崩溃电压。
此种结构如图1所示下(图1为没有外延层的LDNMOS的一种结构的图示，而且本 示意图仅仅只表示LDNMOS的一种简单结构区域的图形层次)沟道区域的宽度Lc是由多 晶硅和低压P阱的交叠区构成的。由于多晶硅和低压P阱是两层图形，因此多晶硅的长度 向右必然要超过沟道区域。如果多晶硅只延伸到图中的La段(La段为从沟道区到场氧化 区之间的漏区上的区域，包括场氧化区的鸟嘴部分)，因为多晶硅是等势体，会使得测崩溃 电压情况下的电场到有多晶硅的La段和有被多晶硅覆盖的La段相交附近区域电势下降过 大，而La区域的氧化层厚度又只有普通的栅氧的厚度，不足以耐比较高的电场。因此多晶 硅延伸到PF区域(位于场氧化层上)中比较厚的氧化层上，会提高整个结构的崩溃电压。
但是此种结构也会导致一个会降低崩溃电压的问题，因为多晶硅是等势体，因此 从漏段伸出的等势线，会几乎平行的穿过PA， PF区域(漏极和多晶硅之间没有被多晶硅覆 盖的场氧化层区)，到La区域后，再斜向左下沿着节区分布。因此，从在测崩溃电压下的电 势分布图可以看出，整个节区，在La段节下的左下处，是节区宽度最窄，电场强度最大的地 方，因此也是崩溃电压的弱点。造成这种状况的原因，也正好恰恰是因为多晶硅是等势体， 而且是一体的，造成电势从漏端一直无法大幅度下降，造成了节区的电压降太多，导致崩溃 电压无法进一步提高。
发明内容
本发明要解决的技术问题是提供一种提高L匿OS晶体管中的崩溃电压的方法，其 能使L匿OS晶体管中的崩溃电压进一步提高。 为解决上述技术问题，本发明的提高L匿OS晶体管中的崩溃电压的方法，L匿OS晶 体管中的多晶硅覆盖于整个沟道区，并延伸到漏端直至部分场氧化区上，其中位于沟道区 上的多晶硅和位于漏端的多晶硅相互分离。 本发明的方法，对现有的多晶硅结构做一些改造，使得漏端的多晶硅和沟道上的 多晶硅并不相互连接，而且漏端的多晶硅在恰当的尺寸大小下还可能会分成几段。这种结 构可以得到更高的崩溃电压，而且可以优化碰撞电离区的分布。
下面结合附图与具体实施方式
对本发明作进一步详细的说明
图1为现有的一具体LDNMOS晶体管的结构示意3
图2为根据本发明的方法制备的具体LDNM0S晶体管的结构示意图。
具体实施例方式
本发明的提高LDMOS晶体管中的崩溃电压的方法，对原有的LDMOS晶体管中的多 晶硅结构做一些改造，使得位于漏端的多晶硅和沟道区上的多晶硅并不相互连接(见图 2)，即将原来连续多晶硅分为两段，中间有缺口，理论上给缺口的宽度可为任意值，在实际 操作中应不小于该制程的多晶硅的最小距离要求，即为该具体工艺的特征尺寸值。而且本 发明的方法中，漏端的多晶硅在足够大的尺寸大小下还可分成几段，这种结构可以得到更 高的崩溃电压。其中沟道区多晶硅为器件的栅，在后续制程中通过接触孔进行电连接，而漏 端多晶硅为浮置多晶硅，不直接通过接触孔加电位。 本发明中的沟道区多晶硅可沿PN界面稍微向右移动，而漏端多晶硅需要覆盖住 场氧化区的尖端区域。在一具体实施例中，对使用本发明的方法所制备的LDMOS晶体管进 行崩溃电压的模拟试验，在相同的结构大小和注入条件下，原有连续多晶硅结构的L匿OS 晶体管的崩溃电压为49V，而根据本发明的方法设计的位于沟道区的多晶硅和漏端多晶硅 之间缺口为0. 1-0. 5um的情况下，L匿0S晶体管的崩溃电压为54V。 根据本发明的方法所制备的LDM0S晶体管，一方面可以拥有未改造时的结构的优 点，保证在La段不出现非常大的电势降。另外因为La和PF上的多晶硅，并不与栅极多晶 硅相连，是悬空的结构，因此它们可以感应出电位，只保证在多晶硅覆盖的那一段等势线会 比较平。但是因为悬空的多晶硅可以感应出和栅极多晶硅不同的电位，而且两段多晶硅之 间还有空白处，因此在漏端到La下节区，从漏极出发的电势可以有比未改造的结构有更多 的电势降。这样La下节区的电势降就不会非常大，从而改善了未改造结构里的这个崩溃电 压的弱点，提高了整个结构的崩溃电压。
权利要求
一种提高LDMOS晶体管中的崩溃电压的方法，所述LDMOS晶体管中的多晶硅覆盖于整个沟道区，并延伸到漏端直至部分场氧化区上，其特征在于位于沟道区上的多晶硅和位于漏端的多晶硅相互分离。
2. 按照权利要求1所述的方法，其特征在于所述位于漏端的多晶硅的长度保证覆盖 所述场氧化区的尖端区域。
3. 按照权利要求1或2所述的方法，其特征在于所述位于沟道区上的多晶硅上在后 续制程中通过接触孔进行电连接，而位于漏端多晶硅为浮置多晶硅。
4. 按照权利要求1或2所述的方法，其特征在于位于漏端上的多晶硅为包含至少两段相分离的多晶硅。
全文摘要
本发明公开了一种提高LDMOS晶体管中的崩溃电压的方法，该LDMOS晶体管中的多晶硅覆盖于整个沟道区，并延伸到漏端直至部分场氧化区上，其中位于沟道区上的多晶硅和位于漏端的多晶硅相互分离。本发明的方法，可得到更高的崩溃电压，而且可以优化碰撞电离区的分布。
文档编号H01L29/66GK101752418SQ200810044080
公开日2010年6月23日 申请日期2008年12月9日 优先权日2008年12月9日
发明者熊涛, 罗啸, 陈华伦, 陈瑜, 陈雄斌 申请人:上海华虹Nec电子有限公司