专利名称：Npn型晶体管基准电压产生电路的制作方法
技术领域：
本发明专利所属技术领域为NPN型晶体管参考电压产生的方法，本发明还涉及到 NPN型晶体管参考电压产生电路。
背景技术：
在传统的互补型金属氧化物半导体(CMOS)工艺中，一般采用带隙电压源结构来产生参考电压，如图一所示，这是因为在这种工艺中，有带隙电压源电路所需的全部器件，包括N型M0S、P型MOS、PNP晶体管和电阻，这种电路结构所产生的基准电压(VOUT)可表示为:k*T/q*ln(n)*R2/Rl+Vbe，其中k为玻耳兹曼常数，T为温度，q为电荷量，η为Q1、Q2的面积比，Vbe为PNP管的结压降，通过调节电阻R2/R1比值和晶体管Q1、Q2的面积比n，可以调节基准电压的输出值和温度特性，这种结构的电路具有良好的温度特性和电源电压抑制比，并且其输出电压与工艺的相关性较小。但是在某些特定工艺中只存在N型MOS或者NPN 型晶体管，例如用于射频功率放大器芯片的GaAs HBT工艺和用于射频开关的GaAs pHEMT 工艺中均只有N型有源器件和无源元件(包括电阻、电容和电感)，由于这些工艺中没有P型器件，很难用传统的带隙电压源结构来产生精确的参考电压，目前的方案都是通过外部电路提供参考电压，这不但增加了整个系统的成本，而且还增加了外围电路的复杂性，不利于系统集成和小型化。
发明内容
由于在没有P型有源器件的工艺中很难实现如图一所示的基准电压产生电路，这些工艺中如果需要基准电压，目前的做法都是由外部电路来产生这个电压，这不但增加了整个系统的成本，而且还增加了外围电路的复杂性，不利于系统集成和小型化。为了解决这个问题，本发明专利提供了一种可以集成于只有N型有源器件和无源元件工艺中的基准电压参考电路，本电路只需要采用电源供电即可，共包含7个N型器件和6个电阻，如附图二所示。所产生的基准电压具有良好的电源抑制比特性，基准电压受电源电压变化的影响很小，如附图三所示。另外，本电路结构的输出电压具有负温度系数，基准电压随温度升高而降低，如图四所示，这种特性与N型器件结压降的温度特性一致，可以有效地补偿N型器件结压降变化，明显改善电路的温度特性。图二为本发明专利的电路原型，主要通过运放反馈的形式来产生基准电压，所采用的器件只有两种，分别为NPN型晶体管和电阻，共包含7个 NPN型器件和6个电阻。电阻R1、晶体管Ql产生偏置电流；电阻R6、晶体管Q5、晶体管Q6 产生偏置电压VQ ；电阻R2、电阻R3、电阻R4产生一个与电源电压VCC相关的分压；晶体管 Q2、晶体管Q3、晶体管Q4、和电阻R5组成一个运算放大器，运放的偏置电流由晶体管Q1、晶体管Q2组成的镜像电流源提供，运放的两输入端分别接偏置电压VQ以及电阻R3和电阻R4 的一端，比较的输出结果来控制晶体管Q7的基极，晶体管Q7的电流会受到运放比较结果的影响，晶体管Q7电流的变化会影响电阻R2上的压降，通过闭环环路控制，可以达到调整 VOUT的目的；晶体管Q7为一个下拉放大管，基极接运放的输出端，集电极接V0UT，即电路的参考电压输出端，VOUT同时又连接到电阻R2、电阻R3。图七为另外一种改善型的NPN三极管参考电压产生电路，这个电路在图二所示电路的基础上增加了一个补偿电容Cl，这个补偿电容与晶体管Q7的BC结并联，通过调节这个电容可以改变环路零极点的分布，改善环路的相位裕度，达到调整整个反馈回路稳定性的目的。
图1为传统的基准带隙电压产生电路，这种电路只能应该于集成N型器件、P型器件、BE结二极管(由PNP、NPN或直接的二极管组成)和被动元件的工艺中。图2为本发明专利的一种NPN三极管参考电压产生电路结构。图3为图2电路的仿真结果，此图为参考电压随电源变化的曲线，从此图能看出电路具有高电源抑制特性。图4为图2电路的仿真结果，此图为参考电压随温度变化的曲线，从此图可以看出基准电压随温度升高而降低，这与所采用的N型器件的温度特性是一致的。图5为两个串联二极管电压(图一中的VQ点)随温度变化曲线，此图与图4的温度曲线变化趋势是一致的。图6为输出参考电压和两二极管串联电压(图2中的VQ点)差值随温度变化曲线，从此图可以看出输出参考电压和两二极管串联电压差值具有良好的温度特性。图7为另一种改善型的NPN三极管参考电压产生电路结构，相对于图2，图7中增加了一个补偿电容Cl，可以提高电路的稳定性。
具体实施例方式图2为本发明专利的原型电路，共用7个NPN型晶体管和6个电阻组成，晶体管 Ql的基极集电极短接并且接电阻Rl的一端，发射极接地；电阻Rl —端接VCC，另外一端接晶体管Ql的基极集电极；晶体管Q2的基极接Ql的基极集电极与电阻Rl的一端，发射极接地，集电极接Q3、Q4的发射极；电阻R2两端分别接VCC和VOUT ；电阻R3的一端接V0UT， 另一端接Q3的基极与R4的一端；电阻R4 —端接Q3的基极与R3的一端，另一端接地；Q3 的基极接R3、R4的一端，集电极接VCC，发射极接Q4的发射极与Q2的集电极；Q4的基极接 VQ,发射极接Q2的集电极与Q3的发射极，Q4的集电极接R5的一端与Q7的基极；R5 —端接 VCC,另外一端接Q4的集电极与Q7的基极；晶体管Q5的集电极基极短接并且接VQ，发射极接晶体管Q6的基极与集电极；晶体管Q6的集电极基极短接并且接Q5的发射极，发射极接地；电阻R6接在VCC和VQ之间；晶体管Q7的基极接R5的一端与Q4的集电极，集电极接 V0UT，发射极接地。图7为另一种改善型的NPN三极管参考电压产生电路结构，在图2的基础上增加了补充电容Cl，Cl 一端接V0UT，另一端接Q4的集电极、R5的一端与Q7的基极。
权利要求
1.本发明提供了一种可以集成于只有N型有源器件和无源元件工艺中的基准电压参考电路，主要通过运放反馈的形式来产生基准电压，所采用的器件只需NPN晶体管和无源元件，所产生的基准电压具有良好的电源抑制比特性，输出电压具有负温度系数，可以有效地补偿N型器件结压降变化，明显改善电路的温度特性，在未脱离本发明专利构思前提下对其所做的任何微小变化及等同替换，均应属于本发明专利的保护范围。
全文摘要
NPN型晶体管基准电压产生电路，本发明所属技术领域为NPN型晶体管参考电压产生的方法及NPN型晶体管参考电压产生电路。本发明提供了一种可以集成于只有N型有源器件和无源元件工艺中的基准电压参考电路，如图所示。主要通过运放反馈的形式来产生基准电压，所产生的基准电压具有良好的电源抑制比特性。本电路结构的输出电压具有负温度系数，这种特性与N型器件结压降的温度特性一致，可以有效地补偿N型器件结压降变化，明显改善电路的温度特性。另外，通过调节补偿电容可以改变环路零极点的分布，改善环路的相位裕度，提高回路的稳定性。
文档编号G05F3/20GK102289242SQ20111004356
公开日2011年12月21日 申请日期2011年2月23日 优先权日2011年2月23日
发明者李仲秋 申请人:李仲秋