专利名称：改善蚀刻率均匀性的技术的制作方法
改善蚀刻率均匀性的技术本申请是申请号为00809793. 3申请的分案申请。 发明领域本发明涉及半导体集成电路的制造，更具体而言，本发明涉及等 离子体处理系统中离子一辅助蚀刻处理的改进方法和装置。 相关领域描述在半导体衬底的器件，例如，集成电路或平板显示器的制造中可 以将材料层选择性地沉积到衬底表面或从衬底表面蚀刻。在本领域 内众所周知，沉积层的蚀刻可以用多种技术，包括等离子体一增强 蚀刻来完成。在等离子体一增强蚀刻中，实际的蚀刻典型地发生在 等离子体处理系统中的等离子体处理室内。为了在衬底表面形成所 希望的图形，典型的是采用一种合适的掩模层(例如，光致抗蚀剂 掩模层)。然后由合适的蚀刻剂源气体，或气体混合物产生一种等 离子气体，并将它用到未被掩模层保护的蚀刻区，从而留下所希望 的图形。为便于讨论，
图1A描画了一种简化的等离子体处理装置100,它 适合于半导体衬底器件的制造。该简化的等离子体处理装置100包括 有静电夹盘(ESC) 104的晶片处理室102。夹盘104作为电极，并在 制造期间支撑晶片(即衬底)106。边环108与夹盘104的边接界。在 蚀刻处理中，晶片处理室102内的一组参数受到严格地控制以获得高 容差的蚀刻结杲。影响蚀刻结杲的处理参数可包括气体成分，等离子 体的激励，以及等离子体在晶片106上方的分布等。因为蚀刻的容差 (和最后获得的半导体衬底器件的性能)对这种处理参数高度敏感， 所以要求准确i也加以控制。晶片106的表面是通过释放到晶片处理室102内的合适的蚀刻剂 源气体蚀刻的。可以通过喷头将蚀刻剂源气体释放。也可以用其他机 制，如经由配置在室内的气体环或经由埋入晶片处理室102壁内的喷 口，将蚀刻剂源气体释放。在离子一辅助蚀刻处理中，供给喷头的射 频(RF)功率将蚀刻剂源气体点火，在蚀刻处理期间在晶片106的上 方形成等离子云("等离子体，，)。应该注意，也可以使用其他的等离子体激励方法。例如，施加微波能量，使用感应线圈，引入由天线 激励的电磁波，或者将电容耦合至喷头都可以使等离子体激活。在离子一辅助蚀刻处理中，典型地是用射频功率源(未示出)将夹盘104进 行射频驱动。在一种离子辅助蚀刻处理中，其局部蚀刻率由离子浓度所控制。 离子辅助蚀刻处理典型地被用于氧化物蚀刻和多晶硅蚀刻。换言之， 离子驱动/辅助蚀刻处理通常指的是这种蚀刻处理，在这种处理中，蚀 刻主要是由被加速的等离子体离子(离子)和晶片(村底)的物理反 应而变得容易。离子辅助蚀刻的应用包括，例如，溅镀，反应性离子 蚀刻(RIE),化学溅镀，化学辅助的物理溅镀，和物理辅助的化学溅 镀。对于离子辅助蚀刻，将RF功率加到夹盘104 (以及喷头110)上 将在晶片106上方形成电场和电场本身的壳层。该电场与之伴生的壳 层112促使离子向晶片106顶表面加速。理想地，^:加速的离子在独 刻处理期间以基本上垂直于晶片106表面的角度(即基本上是正交或 大约90。角)碰撞。碰撞晶片106的这种加速离子有利于"物理，，蚀刻 晶片106。边环108是一种电性上漂游(即不受RF驱动)的绝缘体材料。边 环108用于屏蔽夹盘104的边不受来自如蚀刻处理期间的离子轰击。 边环108可以帮助将离子聚焦轰击晶片106。如图.1A所示，夹盘104 可以由边环108的内表面114包围。该内表面114也处于晶片106的 外边之内。边环108的外表面116超出晶片106的外边。边环108的内表面 114的上部分不仅与夹盘104，同时也与晶片106相邻。通常，边环108 的顶表面118低于晶片106的顶表面或与它处于同一水平。与使用常规等离子体处理装置的离子辅助蚀刻处理相连系的一个 主要问题是晶片106表面的蚀刻率不均匀。尤其是，接近晶片边缘部 位的蚀刻率明显高于靠近晶片中心的各点的蚀刻率。图1B所示为蚀刻 处理后晶片106的截面图，可见晶片106周边部分的蚀刻深度大于晶 片106的中间部分的蚀刻深度。这种非均匀蚀刻率主要归究于晶片106表面上方的壳层112的非 均匀厚度。如图1A中所示，晶片106的中间部分的壳层112的厚度(或壳层边界的等离子气体的密度)明显大于该晶片106周边部分的壳层 112的厚度(密度)。即是说，在边环108上方电性漂游区的邻近其壳 层在晶片106的周边"弯曲"。围绕晶片106周边的这种壳层弯曲在 离子辅助蚀刻处理期间使相对更多的离子撞击晶片106的周边附近。 周边附近较高的碰撞率导致晶片周边附近相对较高的蚀刻率(见图 1B)。壳层弯曲还产生另一个问题。尤其是，晶片106周边附近的壳层 弯曲诱使离子以基本上不与晶片106表面垂直的角度(即基本上不是 正交或大约90。角)碰撞。在离子辅助蚀刻处理中，这种非垂直角度的 离子碰撞也会产生较高的蚀刻率。而且，在边缘附近的这种离子碰撞 的非垂直角度对晶片106上的被蚀刻部件(例如，槽，通路或线)可 能有一种不希望的"倾斜，，效应。倾斜一般指的是蚀刻期间一种不希 望的效应，由此一种部件的一个或多个边基本上不与晶片的表面相垂 直。此处，在晶片106的周边，"倾斜"效应产生非对称部件。规定 部件是对称的，所以不对称是不希望的，而且可以引发严重问题致使 所制造的集成电路基本报废。解决与离子辅助蚀刻处理中蚀刻率不均匀性相关联的某些问题的 一种潜在方案是扩大夹盘使它超出晶片边缘。扩大夹盘会有效地使壳 层弯曲部分向晶片边缘外移位。对于纯化学蚀刻应用这也许是一种可 行的方案。但是，对于离子辅助蚀刻处理这种办法是不可行的，因为 夹盘的延伸部分将暴露于离子和蚀刻过程。将夹盘暴露会在离子辅助 蚀刻处理期间引发粒子和/或严重的金属沾污。夹盘暴露的部分也可能 遭遇到明显高的蚀刻率而使与沾污相关联的问题更为复杂化。而且， 夹盘暴露部分高的蚀刻率可以迅速使夹盘损坏，导致整个夹盘的经常 更换，可夹盘却是消耗品中昂贵的部分。为了减少与离子辅助蚀刻处理相关的蚀刻率非均匀性有关的某些 问题，有可能改变晶片上方等离子体的分布。例如，在壳层上方可以 放置一种常规的"聚焦环"通过力想将等离子体聚焦到晶片上，相信 传统的聚焦环可以降低在晶片边缘上分布的离子密度(等离子体)。 如果成功的话，等离子体分布的降低可以降低晶片周边附近的蚀刻率 (即降低撞击边缘的离子数目)。利用诸如聚焦环的外部元件可以在 一定程度上补偿壳层弯曲效应。但是，在离子化蚀刻处理中引入另外一种元件可能引发和沾污和/或贵重消耗部件相关的新问题。此外，对 某些离子化蚀刻应用来说，使用传统的聚焦环甚至是不可行的。 发明概述大体上讲，本发明涉及用于等离子处理系统中离子辅助蚀刻处理 的改进方法和装置。本发明有利于改善整个衬底(晶片)的蚀刻率均 匀性。本发明可以许多方式实现，包括作为设备，作为装置和作为方 法。下面讨论本发明的几种实施方案。公开一种根据本发明第一种情况的一种实施方案的改进的等离子体处理装置。这种改进的等离子体处理装置包括有静电夹盘(ESC)和 抬升边环的晶片处理室。夹盘作为电极并在制造期间支撑晶片(即衬 底)。根据本发明这种情况的一种实施方案，抬升边环和夹盘的边接 界并向上超出晶片的顶表面。公开一种根据本发明第二种情况的一种实施方案的改进的等离子 体处理装置。此处，该等离子体处理装置使用槽形的边环。该槽形边 环包括一槽形区，基本上围绕晶片边缘附近的区域以及晶片底表面下 面的区域。公开一种根据本发明第三种情况的一种实施方案的改进的等离子 体处理装置。该改进的等离子体处理装置包括有射频(RF)驱动和RF 连接的边环的晶片处理室。射频接连边环置于RF驱动的夹盘的一部分 上面并邻近衬底的一边，同时由RF驱动的夹盘所提供的一部分射频能 量4皮耦合到内RF耦合边环。本发明提供了 一种用于蚀刻衬底的等离子体处理室，所说等离子 体处理室包括衬底，具有顶表面、底表面和边；射频(RF)驱动夹 盘，所说的RF驱动夹盘支撑至少一部分衬底的底表面；和内RF耦合 边环，它置于所说的RF驱动夹盘的一部分上面并且邻近衬底的一边。 其中所说的RF驱动的夹盘所提供的一部分RF能量被耦合到所说的内 RF耦合边环。在所说的内RF耦合边环和所说的RF驱动夹盘的部分之 间提供的RF耦合器。其中由所说的RF驱动的夹盘所提供的一部分RF 能量通过所说的RF耦合器被耦合到所说的内RF耦合边环。本发明有许多优点。本发明的优点之 一 是衬底表面上的蚀刻率均 匀性明显改善。本发明的另 一个优点是蚀刻率均匀性的明显改善是在 没有处理室被沾污的风险情况下获得的。还有一个优点是可以基本上消除^皮蚀刻的倾斜。从下面详细的描述，结合展示本发明原理的实例的附图，本发明 的其他方面和优点将变得明朗。附图简述通过下面结合附图的详细描述，将容易理解现在的发明，其中同类标号标记同类结构元件，其中图1A示出适合于半导体衬底器件制造的等离子体处理装置100的 简化图。图1B所示为蚀刻处理后晶片截面图，此处被蚀刻的深度在晶片的 周边部分比在晶片的中间部分大。图2所示是根据本发明第一种情况的一种实施方案，包括有抬升 边环的等离子体处理装置。图3所示是根据本发明第2种情况的一种实施方案，包括有槽形 边环的等离子体处理装置300。图4所示是根据本发明第3种情况的一种实施方案，包括有内RF 耦合边环和外边环的等离子体处理装置400。图5所示是根据本发明第三种情况的另一实施方案，包括有RF耦 合器，内RF耦合边环和外边环的等离子体处理装置。图6所示是根据本发明第3种情况的又一实施方案，包括有电介 质填充剂的等离子体处理装置600的剖视图的一部分。发明详述本发明是关于在等离子体处理系统内离子辅助蚀刻处理的改进方 法和装置。本发明有利于改善整个衬底(晶片)的蚀刻均匀性。本发 明所提供的蚀刻率均匀性的改善不仅提高了制造产额，而且也是成本 效率高的，并且不冒粒子和/或重金属沾污的风险。下面将参照附图2-6对本发明几种情况的实施方案进行讨论。但 是，本领域的技术人员容易理解，此处对这些附图的详细描述只是为 了阐述性的目的，因为可以将本发明推广到这些有限的实施方案以外。图2所示是根据本发明第1种情况的一种实施方案的等离子体处 理装置200。该等离子体处理装置200包括有静电夹盘(ESC) 204的 晶片处理室202。夹盘204在加工期间作为电极并支撑晶片(即衬底) 206。抬升边环208与夹盘204的边接界并向上延伸超出晶片206的顶表面。抬升边环208典型的是电性漂游(即不受RF激励)的绝缘体材料。 抬升边环108用于屏蔽夹盘2(M的边使之在蚀刻处理期间免于离子轰 击。如图2所示，夹盘204 ^皮边环208的内表面所包围。内表面214 也处于晶片106的外表面以内。边环208的外表面216超出晶片206的外边缘。抬升边环208的 内表面214的上部分包括切槽区218。晶片206摆放在切槽区218内并 将内表面114上部的一部分盖住。抬升边环208的顶表面220在晶片 206的顶表面之上与它相3巨一预定距离D。该预定3巨离D依具体实施和 所采用的特殊处理而变。典型地，该预定距离D约为1至10mm。在蚀 刻处理中，晶片处理室202内的一组参数受到严密地控制以保持高精 度蚀刻结果。控制蚀刻结果的处理参数包括气体成分，等离子气体的 激励，晶片206上方等离子体的分布等。因为蚀刻公差(因而最终获得的半导体衬底器件的性能)对这些处理参数高度灵敏，所以要求准 确i也加以控制。晶片206的表面是由释放到晶片处理室202内的合适的蚀刻剂 源气体蚀刻的。该蚀刻剂源气体可通过喷头210释放。蚀刻剂源气 体也可以通过其他机制，诸如通过安放在晶片处理室202内的气环， 或通过建造在晶片处理室202壁上的喷口释放。在离子辅助蚀刻处 理中，供给喷头210的射频(RF)功率在蚀刻处理期间将蚀刻剂源 气体点火，由此在晶片上方形成等离子体云("等离子气体，，)。 典型地，在离子辅助蚀刻处理中，使用RF源(未示出)将夹盘204 RF 驱动。在 一 种离子辅助蚀刻处理中，局部的蚀刻率主要由离子浓度控制。 典型地，离子辅助蚀刻;陂用于完成氧化物蚀刻或多晶珪蚀刻。换言之，离子驱动/辅助蚀刻处理一般而言指的是其蚀刻主要是由于被加速的 等离子体离子("离子")同晶片(衬底)的物理反应而变得容易的蚀刻处理。离子辅助蚀刻应用包才舌，例如，溅镀，反应离子蚀刻(RIE), 化学溅镀，化学辅助的物理溅镀，以及物理辅助的化学溅镀。对于离子辅助蚀刻，将RF功率加到夹盘206 (以及喷头210)将 在晶片106上方形成电场，而电场本身又有一个壳层2！2。伴随壳层 212的电场促使离子向晶片106顶表面加速。抬升边环208如前所述那样向上延伸超出晶片206的顶表面。通过将边环延伸至晶片206的顶 表面之上，该抬升边环208对壳层212进行修正。特别是，在一种实 施方案中，晶片206周边附近壳层212的厚度(密度)变得基本上同 晶片206中间部分的厚度(密度)相同。注意，使用抬升边环208可 以使最后得到的壳层212在晶体206整个范围内基本上均匀。此时同 图1A中的壳层112相比，壳层212明显改善。由于壳层212的厚度(密 度)均匀，结果离子与晶片206表面的碰撞率比之用常规途径获得的 碰撞率在整个晶片206范围内明显地更为均匀。而且，离子撞击晶片 206表面的角度不仅在晶片206的内区，同时在其周边区都基本上是正 交。因此，晶片206的整个表面的蚀刻率较之于常规途径所获得的蚀 刻率明显地更为均匀，而周边区被蚀刻的部件不会因"倾斜，，问题而 受到损害。图3所示为根据本发明第2种情况的一种实施方案的等离子体处 理装置300。该等离子体处理装置包括有静电夹盘(ESC) 304的晶片 处理室302。在加工期间夹盘304作为电极并支撑晶片306 (即衬底)。 槽形边环308与夹盘304的边接界。槽形边环308其典型的是电性漂游(即不受RF激励)的绝缘体材 料。槽形边环308用于屏蔽夹盘304的边缘在蚀刻处理期间免遭离子 轰击。如图3中所示，夹盘304是由边环308的内表面310所包围。 内表面310也处于晶片306的外边缘之内。槽形边环308的外表面312 超出了晶片306的外边缘。在一种实施方案中，槽形边环308的上部 表面基本上同晶片306的上部表面处于同一平面。但是，槽形边环308 在邻近晶片306边缘处其上部表面有一槽形区318。如图3所示，该槽 形区318是由第1斜坡部分320,第2斜坡部分322和连接第1和第2 斜坡部分320和322的底槽口 324所确定。斜坡表面320将上表面314 连接到部分覆盖区322。如早先所讨论的那样，将RF功率加到夹盘304将在晶片306上方 形成电场和电场本身的壳层。伴随壳层的电场促使离子向晶片106的 顶表面加速。槽形边环308提供基本上处于晶片106边缘下面的槽形 区318。如图3所示，槽形区318也可以进一步延伸，在晶片306的边 缘处进一步低于晶片306的底表面。在另一种实施方案中，该槽形区 可以仅向下延伸至大约晶片306的底表面。通过提供槽形区，该槽形边环308对晶片306上方的壳层起修正 作用。特别是，在一种实施方案中，晶片周边(边缘)附近的壳层厚 度(密度)变得基本上同夹盘304正上方壳层的厚度(密度)更为接 近。估计槽形边环308的槽形区有效地将壳层向外展直，所以使壳层 在晶片306的边缘变平。由于在晶片306上方壳层的厚度(密度)均匀性的改善，离子对 晶片306表面的碰撞率在晶片306整个表面较之于用常规途径所获得 的结杲更为均匀。而且，在晶片306的边缘区离子撞击晶片306表面 的角度较之于在图1A中等离子体处理装置中的情况更接近于正交。因 此，较之于常规方法晶片整个表面的蚀刻率更为均匀，而在周边区被 蚀刻的部件因"倾斜"问题所受到的影响较小。图4所示为根据本发明第3种情况的一种实施方案的等离子体处 理装置400。该等离子体处理装置400包括有静电夹盘(ESC) 404的 晶片处理室402。在加工期间夹盘404作为电极并支撑晶片406 (即衬 底)。内RF耦合边环408与夹盘404的槽口 410接界，并提供超出晶 片406边缘的RF耦合区。外边环412与内RF耦合边环408及夹盘404 的外边缘接界。内RF耦合边环408用于屏蔽夹盘404的槽口 410使之在蚀刻处理 期间免遭离子轰击。如图4所示，夹盘404的槽口 410邻近内耦合边 环408的内表面414和底表面416。该内表面414也在晶片406的外边 缘以内。内RF耦合边环408的外表面418超出了晶片406的外边缘和 超出了夹盘404的外边缘420。 RF耦合边环408的内表面414的上部 分包括切槽区414。晶片406就置放在该切槽区414内并且将内RF耦 合边环408的内表面和邻近内RF耦合边环408的夹盘404的外表面之 间的缝隙覆盖。内RF耦合边环408的顶表面422基本上与晶片406的 顶表面处于同一高度。内RF耦合边环408的外表面418距晶片406的 边缘的距离为预定距离X。该预定距离X可依据具体实施及采用的特歹未 处理而变。典型地，1-2 cm适合于大多数处理的预定距离X。外边环412用于屏蔽夹盘404的外表面。外边环412和内RF耦合 边环408的这种安排也防止了对夹盘404的任何开口缝隙。用于外边 环412的材料是一种绝缘体或电介质材料(例如，陶瓷，石英和聚合 物)。在一种实施方案中，外边环412的材料不从夹盘404提供任何明显的RF井禺合。此时，外边环412在蚀刻处理期间不应当有明显的消 耗。在另一种实施方案中，在夹盘404和外边环412之间可以装备电 介质(或绝缘)材料的填充剂层，以确保外边环412与夹盘4(H没有 RF耦合。作为一种实例，填充层的材料可选自多种合适材料，包括陶 瓷，石英，聚四氟乙烯或聚合物。将RF功率加到夹盘404会在晶片406上方形成电场和电场本身产 生的壳层424。伴随有壳层424的电场促使离子向晶片406的顶表面加 速。采用合适性能的材料制做内RF耦合边环408,使之供给夹盘404 的一部分RF能量通过内RF耦合边环408而实现RF耦合。可用多种不 会污染等离子体处理的材料制做RF耦合边环408。合适的材料实例包 括半导体材料(例如，硅的碳化物)或电介质材料，其中材料的传导 率可通过掺杂和类似方法加以控制。根据所希望的RF耦合程度选择内 RF耦合边环408的材料和传导率。典型地，既可以通过使用较薄的， 内RF耦合边环408,也可以通过增加用作内RF耦合边环408材料的传 导率改善RF的耦合。假如晶片406 ^皮蚀刻时内RF耦合边环408被蚀 刻，则不应该产生沾污并且不应该是太昂贵的材料，因为它要求定期 性更换。另一方面，在一种实施方案中，外边环412的材料不从夹盘 404提供任何明显的RF耦合，因此对大多数部件不应当要求定期更换。RF耦合边环408有利于提供超出晶片406边缘的RF耦合区，佳l 最后获得的壳层424在晶片406的整个表面，包括晶片406的边缘， 具有基本上均匀的厚度。通过提供延展的RF耦合区，RF耦合边环 408对晶片406上方的壳层424进行修正。特别是，在一种实施方案 中，晶片周边(边缘)附近壳层424的厚度(或密度)变成基本上 与夹盘404正上方的壳层424的厚度(密度)相同。注意，最后得 到的壳层424的厚度(密度)明显地改善了晶片406范围内的壳层 424的均匀性。同图U中的壳层112相比，晶片406上方的壳层424 明显改善。由于晶片406上方壳层424的均匀厚度(密度)，离子对晶片406 表面的碰撞率在晶片406的整个表面同用常规的途径所获得的结果相 比明显地更为均匀。而且，离子与晶片406表面碰撞的角度不仅仅在 晶片406的内区域，而且也在它的周边区基本上为正交。因此，同常 规方法相比晶片406的整个表面的蚀刻率更为均匀，而在周边区的被蚀刻的部件不因"倾斜"问题而受到损害。图5所示为根据本发明第3种情况的另一种实施方案的等离子体 处理装置500。将等离子体处理装置500包括有静电夹盘(ESC) 504 的晶片处理室502。夹盘504在制造期间作为电极并支撑晶片506 (即 衬底)。内RF耦合边环508与夹盘504的一边接界并提供一个超出晶 片506边缘的RF耦合区。外边环512与内RF耦合边环508及夹盘404 的一外边接界。如图5所示，外边环512也与RF耦合器514接界。RF耦合器514的顶表面直接位于内RF耦合环508的底表面之下。 内RF耦合环508将RF耦合器514与蚀刻处理(即离子轰击)相屏蔽。 内RF耦合环508和RF耦合器514用于屏蔽夹盘504的槽口 516免于 离子轰击。如图5所示，RF耦合器514这样定位， <吏夹盘504的槽口 516 邻近RF耦合器514的内表面518和底表面520。内表面518也处于 晶片506的外边之内。同内RF耦合边环508相似，RF耦合器514的 外表面超出晶片406的外边缘和超出夹盘504的外边缘5"。用合适性能的材料制做RF耦合器514,使供给夹盘504的一部分 射频能量RF耦合至内RF耦合边环508。 RF耦合器514可用多种材料 制做。合适材料的实例包括导体材料(例如，金属)，半导体材料(例 如，硅的碳化物)，或电介质材料，其中材料的传导率通过掺杂或类 似方法控制。RF耦合器514有利于修正超出晶片506边缘的RF耦合能 量的大小。这一点可以通过相对于已选做夹盘504和内RF耦合边环508 的材料选取RF耦合器514的材料而实现。此外，假如RF耦合器514被屏蔽而不受离子轰击，希望的话，可 用高传导率材料制做RF耦合器5M以增大#1耦合的RF能量的数量。 在一种实施方案中，RF耦合器可用电介质材料(例如，阳极化处理过 的铝)涂层(或层)包裹的高传导率材料(例如，铝)制做。因此， 既可以通过使用较薄的涂层，或增加用做RF耦合器514的材料的传导 率改善RF的耦合。而且，如图5所示，外边环512有一重叠部分524,这一部分向上 超出了内RF耦合边环508的顶表面。该重叠部分524将可能存在的任 何开缝屏蔽。这样就为夹盘504的外表面以及RF耦合器514的外表面 提供更好的保护。如先前所讨论的那样，将RF功能加到夹盘504将在晶片506上 方形成电场以及电场本身的壳层。伴随有壳层的电场促使离子向晶 片顶表面加速。内RF耦合边环508有利于提供RF耦合区，该耦合 区超出晶片506的边缘，使之最终得到的壳层在晶片506的整个表 面上，包括晶片506的边，有着基本上均匀的厚度。通过提供一种 延展的RF耦合区，RF耦合边环508对晶片506上方的壳层进行修正。 特别是，在一种实施方案中，晶片周边(边缘)附近的厚度(密度) 变得基本上同夹盘正上方壳层的厚度(密度)相同。如前面讨论的 那样，最后得到的壳层厚度(密度)明显地改善了晶片506范围内 的壳层均匀性。因此，同图1A的壳层相比，晶片506上方的壳层有 了明显的改善。由于晶片406上方壳层有着均匀的厚度(密度)，同常M^的途径 相比，离子同晶片506表面的碰撞率在晶片506的整个表面范围内明 显地更为均匀。而且，离子与晶片506表面的碰撞角度不仅在晶片506 的内区域，而且也在周边区域基本上为正交。因此，同常规方法相比 晶片506的整个表面的蚀刻率更为均匀，而在周边区的被蚀刻的细节 不会因"倾斜"问题而受到损害。图6所示为根据本发明第3种情况的又一另外实施方案的等离子 体处理装置600的一部分。该等离子体处理装置600包括有静电夹盘 (ESC) 604 (仅示出截面图的一侧)的晶片处理室602。夹盘604在加 工期间作为电极并支撑晶片604 (即衬底)。内RF耦合边环608与夹 盘604的边接界并提供一个超出晶片606边缘的RF耦合区。外边环610 与内RF耦合边环608的边接界。RF耦合器612位于内RF并禺合边环608 下面并和夹盘604的一边接界。电介质填充剂614置放在内RF耦合边 环608之下并与RF耦合器612接界。电介质填充剂614的底表面邻近 夹盘604的一个上边。在聚焦RF耦合的RF电能的大小方面电介质可能有利于提供甚至 更多的灵活性。电介质填充剂614可以使对外边环610的任何耦合最 小。例如，可以用合适的绝缘材料，诸如陶瓷，石英，聚四氟乙烯和 聚合物制做电介质填充剂614。通过选择用作电介质填充剂614的材料 的厚度也可以控制绝缘的大小。电介质填充剂616 ;改置在外边环610下面。电介质填充剂616与夹盘604的一外边接界。电介质填充剂616的定位有利于使RF驱动的 夹盘604同外防蚀剂环618的防蚀剂区相隔离。典型地，防蚀剂环618 位于晶片处理室602的一个壁的附近。同对图4和图5所讨论的一样，通过提供超出晶片604边缘的RF 耦合区，对晶片604上方的壳层进行了修正。因此，同用常规方法所 获得的结果相比，晶片606整个表面的蚀刻率更为均匀，而周边区被 蚀刻的部件不会因"倾斜"问题而受到损害。可以用相对廉价并且易于加工和/或更换的材料制做上面讨论的 各种边环。这种材料可以选自适合于特殊蚀刻处理的相当多种的材料。本发明有着许多优点。本发明的优点之一是整个衬底表面的蚀刻 率均匀性明显改善。本发明的另 一个优点是蚀刻率均勻性的明显改善 是在不冒处理室沾污风险的情况下获得的。还有一个优点是可以基本 上消除被蚀刻的部件的倾斜。虽然只对本发明的几种实施方案进行了详细的描述，但不用说， 本发明可以许多其他特别的形式加以实施而不会偏离本发明的精神和 范围。因此，现在的实例是作为展示性而非限制性的，同时本发明并 不局限于本文所给出的细节说明，而是在所附的权利要求范围内可以 加以#~改。
权利要求
1.一种用于蚀刻衬底的等离子体处理室，所说等离子体处理室包括衬底，具有顶表面、底表面和边；射频RF驱动夹盘，所说的RF驱动夹盘支撑至少一部分衬底的底表面；和内RF耦合边环，它置于所说的RF驱动夹盘的一部分上面并且邻近衬底的一边，包围所说的内RF耦合边环的外边环，其中所说的RF驱动的夹盘所提供的一部分RF能量被耦合到所说的内RF耦合边环；在所说的内RF耦合边环和所说的RF驱动夹盘的部分之间提供的RF耦合器，其中由所说的RF驱动的夹盘所提供的一部分RF能量通过所说的RF耦合器被耦合到所说的内RF耦合边环。
2. —种用于蚀刻衬底的等离子体处理室，该衬底有顶表面，底 表面和一个边，所说的等离子体处理室包括射频RF驱动的夹盘，所说的RF驱动夹盘支撑衬底底表面的至少 一部分；有内表面和上表面的抬升边环，其内表面置于所说的RF驱动夹盘 的一部分上面并邻近衬底一边，上表面到衬底的顶表面有一预定的抬 升距离，在所述抬升边环和所述RF驱动的夹盘之间提供的RF耦合器， 其中由所述RF驱动的夹盘所提供的一部分RF能量通过所述RF耦 合器被提供到所述抬升边环。
3. 权利要求2的等离子体处理室，其中抬升边环包围衬底。
4. 权利要求2的等离子体处理室，其中衬底为晶片。
5. 权利要求2的等离子体处理室，其中抬升边环基本上由电介 质材豸+组成。
6. 权利要求2的等离子体处理室，其中预定的抬升距离在1到 10毫米之间。
7. —种用于蚀刻衬底的等离子体处理室，该衬底有顶表面，底表面和边，所说的等离子体处理室包括射频RF驱动的夹盘，所说的RF驱动的夹盘支撑至少一部分衬底 的底表面；和槽形边环，它有置于所说的RF驱动的夹盘一部分上面并邻近衬底 边缘的一内表面，和其中槽形边环在邻近衬底边缘提供槽形区。
8. 权利要求7的等离子体处理室，其中槽形边环的槽形区围绕 衬底。
9. 权利要求7的等离子体处理室，其中衬底是晶片。
10. 权利要求7的等离子体处理室，其中槽形边环基本上由电介 质材料组成。
11. 权利要求7的等离子体处理室，其中槽形区的底表面位于衬 底底表面下一预定距离。
12. 权利要求7的等离子体处理室，其中槽形区由第一斜坡面和 被衬底底表面部分覆盖的第二部分覆盖的斜坡面限定，该第一斜坡面 将上表面与该部分覆盖的斜坡面连接。
全文摘要
公开用于等离子体处理系统中离子辅助蚀刻处理的改进方法和装置。根据本发明的不同方面，公开了抬升边环，槽形边环和RF耦合边环。本发明有利于改善整个衬底(晶片)的蚀刻率均匀性。由本发明提供的蚀刻率均匀性的改善不仅提高了制造产额，而且成本效率高，并且不要冒粒子和/或重金属沾污的风险。
文档编号H01L21/687GK101241846SQ20081008523
公开日2008年8月13日 申请日期2000年6月29日 优先权日1999年6月30日
发明者A·米勒, D·科珀博格, J·E·道赫尔蒂, J·波加特, N·本亚明, V·瓦赫蒂, Y·亚马古赤 申请人:兰姆研究有限公司