薄膜晶体管基板、电子装置及其制作方法

专利名称：薄膜晶体管基板、电子装置及其制作方法
技术领域：
本发明涉及一种薄膜晶体管基板、电子装置及上述的制作方法，特别是涉 及一种通道区中次晶界设计的薄膜晶体管基板、电子装置及上述的制作方法。
背景技术：
近年来，随着光电技术与半导体制造技术的日益成熟，平面显示器便蓬勃 发展起来，其中液晶显示器基于其低电压操作、无辐射线散射、重量轻以及体 积小等优点，更逐渐取代传统的阴极射线管显示器而成为近年来显示器产品的主流o一般而言，液晶显示器可分为非晶硅薄膜晶体管(amorphous silicon thin film transistor)液晶显示器及低温多晶硅薄膜晶体管(low temperature poly-silicon thin film transistor)液晶显示器等两种。低温多晶硅薄膜晶体管相 较于非晶硅薄膜晶体管而言，具有较高的电子迁移率(约比非晶硅薄膜晶体管 高2 3个数量级)，因此多晶硅薄膜晶体管除了作为像素开关之外，还可应 用于周边电路区，作为驱动液晶显示器的电路。在实际操作上，作为像素开关与作为驱动电路所需的薄膜晶体管特性不 同。 一般而言，作为像素开关的薄膜晶体管对于电性的均匀度要求较高，而作 为驱动电路的薄膜晶体管则较需要具有高载子迁移率(mobility)与高可靠度 (rdiability)的电性。其中，薄膜晶体管的元件特性与其多晶硅层中的结晶型态 与结晶位置相关，尤其是通道区中的多晶硅的结晶型态又为影响薄膜晶体管电 性表现的主要因素。图1绘示为现有一种形成多晶硅的顺序横向固化雷射结晶装置的示意图。 请参照图1，此顺序横向固化(Sequential lateral solidification, SLS)雷射结晶装 置100包括雷射光源(未绘示)、光学系统110及基板载台120。此顺序横 向固化雷射结晶装置100为准分子雷射结晶装置的改良，其是在原本的准分子 雷射系统中，加装了高精密的光学系统110以及可进行次微米移动的基板载台120以承载基板130。 、图2A为现有一种顺序横向固化雷射结晶装置进行多晶硅层结晶时的状态 示意图，而图2B为利用图2A的制作方式所制得的多晶硅层的仰视示意图。 请先参照图2A，通过光罩112上的狭缝S布局设计(mask design),使激光束 经由光罩112的狭缝S布局而图形化并照射到基板130上的非晶硅层140 (如 图l绘示的a-Si)。接着，请参照图2B，通过如图2A的光罩的图案设计可以 控制薄膜横向固化结晶的区域及晶粒边界(grainboimdary)位置，以制得具有周 期性晶粒排列的多晶硅层150 (如图1绘示的p-Si)其中多晶硅层150具有主 晶界(Main grain boundary) MGB以及次晶界(Sub國grain boundary) SGB。一般而言，由于次晶界大多平行于晶粒的成长方向，而主晶界大致垂直于 次晶界。因此当源极区的形心与漏极区的形心的连线平行于次晶界方向时，载 子在通道区中的迁移速率较快。反之，当源极区的形心与漏极区的形心的连线 平行于主晶界方向时，载子较易被陷在(tmp)次晶界中，使得载子在通道区中 的迁移速率较为缓慢。换言之，载子在通道区中的迁移特性深受多晶硅层中主 晶界以及次晶界的排列方向的影响，因此对于通道区中的载子而言，多晶硅层 的结晶型态具有高度的异向性(anisotr叩ic)。然而，实务上为了因应薄膜晶体管阵列基板的部分布局(Layout)需求，应 用于薄膜晶体管阵列基板不同位置的薄膜晶体管，其通道方向可能不相同，例 如应用于周边电路区的薄膜晶体管的通道方向可能会与应用于显示区的薄膜 晶体管的通道方向不同。详言之，部分应用于显示区的薄膜晶体管的布局需求 为其通道方向平行于多晶硅的主晶界，而部分应用于周边电路区的薄膜晶体管 的布局需求为其通道方向平行于多晶硅的次晶界时，承上述，由于载子在通道 区中的迁移率深受多晶硅的结晶型态的影响，多晶硅层的异向性会导致薄膜晶 体管阵列基板上的薄膜晶体管的元件特性变异性大，造成薄膜晶体管的电性均 匀度不佳的问题，导致液晶显示器的显示不均，影响显示品质。发明内容本发明提供一种薄膜晶体管阵列基板，其可以改善电性均匀度不佳的问题。本发明提供一种薄膜晶体管阵列基板的制作方法，其可以制作电性均匀度较为一致的薄膜晶体管阵列基板。本发明提供一种电子装置，其具有电性均匀度佳的薄膜晶体管阵列基板。 本发明提供一种电子装置的制作方法，其可以制作出电性均匀度较为一致的电子装置。本发明提出一种薄膜晶体管阵列基板，其包括基材以及至少一配置于基材 上的薄膜晶体管，其中薄膜晶体管包括半导体岛以及至少一栅极。半导体岛具 有源极区、漏极区以及位于源极区与漏极区之间的通道区，且半导体岛具有多 个次晶界。栅极对应于通道区处，且源极区的形心以及漏极区的形心的连线与 栅极的一延伸方向之间具有第一夹角，且第一夹角实质上不为90度，而源极 区的形心以及漏极区的形心的连线与次晶界之间具有第二夹角，其中第二夹角实质上不为0度或90度。根据所述的薄膜晶体管基板，其中，该第一夹角实质上介于10度与80 度之间。根据所述的薄膜晶体管基板，其中，该第二夹角实质上介于10度与80 度之间。根据所述的薄膜晶体管基板，其中，位于该源极区与该漏极区之间的该栅 极形状为条状，且该延伸方向为该栅极的长度方向。根据所述的薄膜晶体管基板，其中，该通道区中的次晶界实质上平行于栅 极宽度的方向。根据所述的薄膜晶体管基板，其中，该通道区中的次晶界实质上平行于栅 极长度的方向。本发明另提出一种薄膜晶体管基板，其包括基材以及至少一配置于基材上 的薄膜晶体管，其中薄膜晶体管包括半导体岛以与栅极。半导体岛具有多个次 晶界，且半导体岛具有源极区、漏极区以及一位于源极区与漏极区之间的通道 区，其中通道区的长度沿着一曲线延伸，且通道区在曲线的延伸方向上具有实 质上相同的宽度，而栅极对应于通道区。所述的薄膜晶体管基板，其中，该通道区的长度实质上等于该曲线在通道 区中的总长度。所述的薄膜晶体管基板，其中，该曲线具有一反曲点。所述的薄膜晶体管基板，其中，该曲线包括二曲折端部以及一直线部，该直线部连接于这些曲折端部之间，且这些曲折端部分别邻近该源极区以及该漏 极区。所述的薄膜晶体管基板，其中，这些曲折端部以该直线部为基准线而往不 同方向曲折。所述的薄膜晶体管基板，其中，在沿着该直线部而延伸的该通道区中，这 些次晶界实质上与该直线部的延伸方向平行。所述的薄膜晶体管基板，其中，这些曲折端部以该直线部为基准线而往相 同方向曲折。本发明提出一种薄膜晶体管基板的制作方法，其包括下列步骤。首先，提 供一基材。之后，形成至少一半导体岛于基材上，且半导体岛具有多个次晶界。 接着，于半导体岛中定义出源极区、漏极区以及一位于源极区以及漏极区之间 的通道区。继之，于对应通道区处形成至少一个栅极，以使得源极区的形心以 及漏极区的形心的连线与栅极的一延伸方向之间具有第一夹角，第一夹角实质上不为90度，且源极区的形心以及漏极区的形心的连线与通道区的次晶界之 间具有第二夹角，其中第二夹角实质上不为0度或90度。本发明另提出一种薄膜晶体管基板的制作方法，其包括下列步骤。首先， 提供一基材。之后，形成至少一半导体岛于基材上，且半导体岛具有多个次晶 界。接着，分别于多半导体岛中定义出源极区、漏极区以及一位于源极区以及 漏极区之间的通道区，其中通道区的长度沿着一曲线延伸，且通道区在曲线的 延伸方向上具有实质上相同的宽度。继之，于对应通道区处形成至少一个栅极。本发明提出一种电子装置，其包含一具有上述的薄膜晶体管基板的显示面 板及一与显示面板连接的电子元件。本发明另提出 一种电子装置的制造方法，其包含提供一显示面板及提供一 与显示面板连接的电子元件的步骤，其中此显示面板的制造方法包含上述的薄 膜晶体管基板的制造方法。基于上述，本发明的薄膜晶体管阵列基板在一实施例中，通过调整薄膜晶 体管的源极区与漏极区相对于栅极的位置，使得载子在通道区的迁移路径跨越 多个次晶界。另外，在另一实施例中，通过调整薄膜晶体管的通道区的形状， 使得载子在通道区的迁移路径跨越多个次晶界。因此，本发明的薄膜晶体管阵 列基板的薄膜晶体管具有较佳的电性均匀度。另外，本发明的薄膜晶体管阵列基板的制作方法提供一种制作具有较佳电性均匀度的薄膜晶体管阵列基板的 方法。以下结合附图和具体实施例对本发明进行详细描述，但不作为对本发明的 限定。


图1绘示为现有一种顺序横向固化雷射结晶装置的示意图； 图2A为现有一种顺序横向固化雷射结晶装置进行多晶硅层结晶时的状态 示意图；图2B为利用图2A的制作方式所制得的多晶硅层的仰视示意图； 图3为本发明第一实施例的薄膜晶体管阵列基板的俯视示意图以及其局 部放大图；图4A与图4B为本发明的第一实施例的薄膜晶体管中的半导体的膜内结 晶型态示意图；图5为本发明第一实施例的薄膜晶体管阵列基板的薄膜晶体管的剖面示 意图；图6为本发明第二实施例的薄膜晶体管阵列基板的一种俯视示意图以及 其局部放大图；图7A为本发明第二实施例的薄膜晶体管阵列基板的另一种薄膜晶体管的 俯视示意图；图7B与图7C分别为本发明第二实施例的薄膜晶体管阵列基板的另一种 薄膜晶体管的俯视示意图；图8A与图8B为本发明的薄膜晶体管阵列基板的电性表现图；图9所绘示为本发明的一实施例的电子装置的示意图。其中，附图标记20P、 20V:现有薄膜晶体管100:雷射结晶装置110:光学系统 120:基板载台 130:基板112:光罩 140:非晶硅层 150:多晶硅层200、 300:薄膜晶体管阵列基板 210:基材220、 320、 420、 520、 620、 720V、 720P:薄膜晶体管230:半导体岛230C:通道区230D:漏极区230S:源极区230L:形心连线230S:源极区240:栅极240W:栅极宽度240L:栅极长度250:介电层270:保护层280:像素电极800:电子装置810:显示面板820:电子元件Cs、 Cd:形心Cl、 C2、 C3:曲线C3A:曲折端部 C3B:直线部 Dl、 D2:方向 E:延伸方向 H:开口 L:长度MGB:主晶界P:反曲点 S:狭缝 SGB:次晶界 W:宽度ei:第一夹角0 2:第二夹角具体实施方式
下面结合附图和具体实施方式
对本发明的技术方案作进一步更详细的描述。图3为本发明第一实施例的薄膜晶体管阵列基板的俯视示意图以及其局 部放大图。请先参照图3，此薄膜晶体管阵列基板200包括基材210以及至少 一配置于基材210上的薄膜晶体管220，其中薄膜晶体管220包括半导体岛230 以及至少一栅极240，且半导体岛230具有源极区230S、漏极区230D以及位 于源极区230S与漏极区230D之间的通道区230C,其中半导体岛230的材质 可以是由硅所组成的多晶型态、单晶型态或者微晶型态；或是硅与锗、砷、镓 等其中至少一者所组成的多晶型态、单晶型态或者微晶型态；或是锗、砷、镓 等其中至少二者所组成的多晶型态、单晶型态或者微晶型态；或者是其它合适 的成份的多晶型态、单晶型态或者微晶型态，本实施例的半导体岛230的材质 以多晶硅为实施范围，但本发明并不以此为限。其中基材210的材质例如是无 机透明材质(如玻璃、石英、或其它合适材质、或上述的组合)、有机透明材 质(如聚烯类、聚酼类、聚醇类、聚酯类、橡胶、热塑性聚合物、热固性聚 合物、聚芳香烃类、聚甲基丙酰酸甲酯类、塑料、聚碳酸酯类、或其它合适材 质、或上述的衍生物、或上述的组合)、或上述的组合。在本实施例中，基板 的材质是以玻璃为例，但本发明不限于此。栅极240对应于通道区230C处， 用以控制薄膜晶体管220的开关状态。在本实施例中，栅极240、通道区230C、 源极区230S以及漏极区230D构成一种顶栅极型态的薄膜晶体管，在其它实 施例中，栅极也可以对应地配置于通道区230C下方，而构成一种底栅极型态 的薄膜晶体管。此外，栅极240的配置数目亦可以视需求而增加为双栅极结构、 三栅极结构等，本发明并不以此为限。特别的是，如图3所示的俯视图，源极区230S的形心Cs以及漏极区230D的形心Cd的连线230L与栅极240的一延 伸方向E之间具有第一夹角e 1，且第一夹角e l实质上不为90度。在本实施 例中，位于源极区230S与漏极区230D之间的栅极240形状例如为条状，而 其延伸方向为栅极240的长度方向。图4A与图4B为本发明的第一实施例的薄膜晶体管中的半导体的膜内结 晶型态示意图，其中图4A与图4B为半导体层尚未图案化之前，于结晶后的 晶粒排列状态图。请参照图4A与4B，半导体岛230具有多个次晶界SGB， 而主晶界MGB大致上与次晶界SGB相互垂直。特别的是，本发明的源极区 230S的形心Cs以及漏极区230D的形心Cd的连线230L与通道区230C的次 晶界SGB之间具有第二夹角9 2，其中第二夹角e 2实质上不为0度或90度， 且第二夹角e 2例如是实质上介于10度与80度之间。这里要说明的是，此处 所谓的主晶界MGB为多晶硅岛表面因晶粒成长过程中所形成的突起处，而次 晶界SGB多为多晶硅岛的表面的凹陷处来当作判断依据。详言之，如图4A所示，由于通道区230C中的次晶界SGB实质上平行于 栅极240的宽度240W的方向，本发明依据栅极的延伸方向E，而将源极区230S 与漏极区230D设计为一不对称于延伸方向E的位置，使得源极区230S的形 心Cs以及漏极区230D的形心Cd的连线230L与延伸方向E之间构成一实质 上不为正交的第一夹角ei。由于载子在通道区230C中的迁移路径大致上平 行于源极区230S的形心Cs以及漏极区230D的形心Cd的连线230L，换言之， 在本实施例中，载子在通道区230C中的迁移路径经历多个次晶界SGB，如此， 可以降低多晶硅层的结晶型态对于薄膜晶体管220的电性表现的异向性效应， 提高薄膜晶体管阵列基板200上薄膜晶体管220的电性均匀度。另一方面，如图4B所示，由于通道区230C中的次晶界SGB实质上平行 于栅极240的长度240L的方向，且源极区230S的形心Cs以及漏极区230D 的形心Cd的连线230L与延伸方向之间具有一实质上不为正交的第一夹角e 1。同理，载子在通道区230C中的迁移路径亦将经历多个次晶界SGB，同样 可以降低多晶硅层对于薄膜晶体管220的电性表现的异向性效应，达到提升薄 膜晶体管220的电性均匀度的效果。图5为本发明第一实施例的薄膜晶体管阵列基板的薄膜晶体管的剖面示 意图。请参照图5，在实际应用层面上，薄膜晶体管220还可于栅极240与半导体岛230之间设置栅极绝缘层(gate insulating layer) 232。并且，薄膜晶体 管阵列基板200还可以于栅极240与栅极绝缘层232上方覆盖介电层250，其 中介电层250例如具有多个开口H。此外，于此介电层250上可以选择性地配 置源极260S以及漏极260D，其中源极260S与半导体岛230的源极区230S 电性连接，而漏极260D与半导体岛230的漏极区230D电性连接。另外，在 本实施例中，薄膜晶体管阵列基板200还包括多个与漏极260D电性连接的像 素电极280。于本实施例中，还包括可选择性地配置于源极260S与漏极260D 上且暴露出漏极260D的保护层270。于其它实施例中，若薄膜晶体管220为 底栅型结构(bottom gate structure)，则栅极对应地配置于通道区230C下方， 栅极240与半导体岛230之间设置栅极绝缘层232。此外，可以选择性地配置 源极260S以及漏极260D，其中源极260S与半导体岛230的源极区230S电 性连接，而漏极260D与半导体岛230的漏极区230D电性连接。另外，在本 实施例中，薄膜晶体管阵列基板200还包括多个与漏极260D电性连接的像素 电极280。于本实施例中，还包括可选择性地配置于源极260S与漏极260D上 且暴露出漏极260D的保护层270。此外，图3所示的薄膜晶体管阵列基板的制作方法例如包括下列步骤。首 先，提供一基材210。之后，形成至少一半导体岛230于基材210上，且半导 体岛230具有多个次晶界SGB。接着，于半导体岛230中定义出源极区230S、 漏极区230D以及一位于源极区230S以及漏极区230D之间的通道区230C。 继之，于对应通道区230C处形成至少一个栅极240，以使得源极区230S的形 心Cs以及漏极区230D的形心Cd的连线与栅极240的一延伸方向E之间具有第一夹角e i，第一夹角e l实质上不为90度，且源极区230S的形心Cs以及漏极区230D的形心Cd的连线230L与通道区230C的次晶界SGB之间具有第 二夹角9 2，其中第二夹角9 2实质上不为0度或90度。使用者可以依据基材210布局空间、产品尺寸、薄膜晶体管220的电性需求而调整上述第一夹角e i与第二夹角e i的角度，以使得薄膜晶体管阵列基板200兼具较佳的电性均匀度以及载子迁移率。以下再列举几种利用本发明的概念所布局的薄膜晶体管阵列基板的结构以及其制作方法。图6为本发明第二实施例的薄膜晶体管阵列基板的一种俯视示意图以及 其局部放大图。请参照图6，薄膜晶体管阵列基板300包括基材210以及至少一配置于基材210上的薄膜晶体管320，其中薄膜晶体管320包括半导体岛230 以与栅极240，其中半导体岛230具有多个次晶界SGB，且半导体岛230具有 源极区230S、漏极区230D以及一位于源极区230S与漏极区230D之间的通 道区230C，栅极240对应于通道区230C而配置，至于半导体岛230的材质、 基材210的材质以与栅极240与通道区230C对应配置的型态如第一实施例中 所述，且薄膜晶体管320以顶栅极型为例，不再赘述。在其它实施例中，栅极 也可以对应地配置于通道区230C下方，而构成一种底栅极型态的薄膜晶体管。 此外，栅极240的配置数目亦可以视需求而增加为双栅极结构、三栅极结构等， 本发明并不以此为限。特别的是，与上述实施例相比较，本实施例的薄膜晶体 管320，如图6所绘示的俯视图，通道区230C的长度是沿着一曲线C1延伸， 且通道区230C在曲线C1的延伸方向上具有实质上相同的宽度W。并且，在 本实施例中，栅极240的形状较佳地与通道区230C的形状大体上一致。当然， 栅极240的形状也可以是呈条状，本发明并不用以限定栅极240的形状。值得一提的是，载子在通道区230C中的迁移路径大致是沿着通道区230C 的长度方向L而移动，且在本实施例中，通道区230C的长度L实质上等于曲 线C1在通道区230C中的总长度。因此，如图6所示，载子在通道区230C中 的迁移路径经历多个次晶界SGB，同样可以降低多晶硅层的结晶型态对于薄 膜晶体管的不同通道区的布局方向所产生的电性的异向性效应，进而提升薄膜 晶体管阵列基板300上薄膜晶体管320的电性均匀度。图7A为本发明第二实施例的薄膜晶体管阵列基板的另一种薄膜晶体管的 俯视示意图。请参照图7A，薄膜晶体管420的通道区230C的长度沿着一曲 线C2延伸，在本实施例中，曲线C2具有反曲点P，且通道区230C在曲线 C2的延伸方向上具有实质上相同的宽度W。当然，薄膜晶体管中通道区的布局设计亦可以如图7B以及图7C所绘示 的薄膜晶体管的俯视示意图。请同时参照图7B与图7C，薄膜晶体管420、 520 的通道区230C的长度沿着曲线C3延伸，且其通道区230C在曲线C3的延伸 方向上具有实质上相同的宽度W。在本实施例中，曲线C3分别包括二曲折端 部C3A以及直线部C3B，且直线部C3B连接于曲折端部C3A之间。其中， 曲折端部C3A分别邻近源极区230S以及漏极区230D。并且，在沿着直线部 C3B而延伸的通道区230C中，次晶界SGB实质上与直线部C3B的延伸方向如图7B所示，曲折端部C3A可以是以直线部C3B为 基准线而往不同方向曲折，如图7B中的方向Dl与方向D2。当然，如图7C 所示，曲折端部C3A也可以是以直线部C3B为基准线而往相同方向曲折，如 图7C中的方向D1，在其它实施例中，曲折端部C3A还可以是以直线部C3B 为基准线而同往D2的方向曲折，本发明并不以此为限。薄膜晶体管中通道区经由上述如图6 图7C的布局设计，将薄膜晶体管 的主通道区设计成非单一矩形，且整个通道区在不同位置上与半导体膜中的主 晶界MGB及次晶界SGB的夹角并非固定值，因此可以使得载子在通道区230C 中的迁移路径跨越多个次晶界SGB，提升薄膜晶体管阵列基板300上的薄膜 晶体管320、 420、 520、 620的电性均匀度。图8A与图8B为本发明的薄膜晶 体管阵列基板的电性表现图。请参照图8A与图8B，本发明的薄膜晶体管阵 列基板相较于现有具有较佳的电性均匀度表现。详言之，现有的薄膜晶体管阵 列基板中的部分薄膜晶体管20P的通道方向单纯地被设计为平行次晶界SGB 方向，而部分薄膜晶体管20V的通道方向单纯地被设计为垂直方向，如图8A 与8B所示，薄膜晶体管20P、 20V为传统设计，其源极区的形心与漏极区的 形心的连线垂直于(正交于)栅极的一延伸方向，且源极区的形心以及漏极区的 形心的连线平行或垂直于次晶界方向，可以知道电性表现变异量大，均匀度不 佳。请继续参照图8A与8B，在本发明的薄膜晶体管阵列基板300中，薄膜 晶体管720V与薄膜晶体管720P为不同方向的布局设计，其中薄膜晶体管 720V为薄膜晶体管720P的布局形状旋转卯度的设计，本发明经由上述的特 殊通道区230C形状设计，可以降低半导体岛230的次晶界SGB对于通道区在 布局为不同方向时的异向性效应，縮小薄膜晶体管720V与薄膜晶体管720P 在电性表现上的差异量，大幅提高薄膜晶体管阵列基板300上薄膜晶体管 720V、 720P的电性均匀度，其中薄膜晶体管720V、 720P为上述实施例中薄 膜晶体管320、 420、 520以及620中的至少其中一种。藉此，薄膜晶体管阵列基板的布局设计可以依据产品需求、基材布局空间 或其它需求，而将位于基材上不同区域的薄膜晶体管设计为不同的通道方向。 还或者在一些应用中，即使薄膜晶体管阵列基板上的薄膜晶体管的通道方向设 计为一致，通过本发明所提出的概念，亦可吸收制作过程误差所产生的电性变 异量，例如微影制程上因光学的径向偏移。通过薄膜晶体管的通道区的形状设计，可以使得载子在通道区中的迁移路径跨越多个次晶界与主晶界，因此薄膜 晶体管布局方式可以较不受限于多晶硅膜中结晶型态的影响，进而提升薄膜晶 体管阵列基板的电性均匀度。此外，以图6的薄膜晶体管阵列基板300为例，其制作方法例如包括下列 步骤。首先，提供一基材210。之后，形成至少一半导体岛230于基材210上， 且半导体岛230具有多个次晶界SGB。接着，分别于多半导体岛230中定义 出源极区230S、漏极区230D以及一位于源极区230S以及漏极区230D之间 的通道区230C，其中通道区230C的长度沿着一曲线Cl延伸，且通道区230C 在曲线Cl的延伸方向上具有实质上相同的宽度W。继之，于对应通道区230C 处形成至少一个栅极240。图9所绘示为本发明的一实施例的电子装置的示意图。请参照图9，电子 装置800包括显示面板810及与其电性连接的电子元件820。显示面板810包 含如上所述的薄膜晶体管阵列基板200以及300至少其中一种。所以，显示面 板810的制造方法例如包括上述各种薄膜晶体管阵列基板200以及300的制造 方法。薄膜晶体管阵列基板200以及300具有良好的显示品质，且驱动方式简 单，所以电子装置800也具有上述的各种优点。当然，显示面板810中的薄膜 晶体管阵列基板也可以是其它符合本发明的设计概念的薄膜晶体管阵列基板，并不限于此。更进一来说，依照不同的显示模式、像素电极的材质与设计、膜层设计以 及显示介质作为区分，显示面板810包括多种不同的类型。常见的显示面板 810包括如穿透型显示面板、半穿透型显示面板、反射型显示面板、彩色滤光 片于主动层上(color filter on array)的显示面板、主动层于彩色滤光片上(array on color filter)的显示面板、垂直配向型(vertical alignment, VA) 显示面板、 水平切换型(in plane switch, IPS)显示面板、多域垂直配向型(multi-domain vertical alignment, MVA)显示面板、扭曲向歹U型(twist nematic, TN) 显示面 板、超扭曲向列型(super twist nematic, STN) 显示面板、图案垂直配向型 (patterned-silt vertical alignment, PVA)显示面板、超级图案垂直配向型(super patterned-silt vertical alignment, S-PVA)显示面板、先进大丰见角型(advance super view, ASV)显示面板、边缘电场切换型(fringe field switching, FFS)显示面 板、连续焰火状排列型(continuous pinwheel alignment, CPA)显示面板、轴对禾尔排歹lj微胞型(axially symmetric aligned micro-cell mode ， ASM)显示面板、 光学补偿弯曲排列型(optical compensation banded, OCB)显示面板、超级水 平切换型(super in plane switching, S-IPS)显示面板、先进超级水平切换型 (advanced super in plane switching, AS-IPS)显示面板、极端边缘电场切换型 (ultra-fringe field switching, UFFS)显示面板、高分子稳定配向型显示面板、 双视角型(dual-view)显示面板、三视角型(triple-view)显示面板、三维显 示面板(three-dimensional)或其它型面板、或上述的组合，亦称为非自发光 显示面板。若显示介质为电激发光材料，则称为自发光显示面板。若显示介质 同时包含液晶材料及电激发光材料，则称为混合式(hybrid)显示面板或半自发 光显示面板。若显示介质为液晶材质，然电激发光材料设置像素区域内或显示 面板下，则亦可称为混合式(hybrid)显示面板或半自发光显示面板。另外，电子元件820包括如控制元件、操作元件、处理元件、输入元件、 存储元件、驱动元件、发光元件、保护元件、感测元件、检测元件、或其它功 能元件、或上述的组合。整体而言，电子装置800的类型包括可携式产品(如 手机、摄影机、照相机、笔记型计算机、游戏机、手表、音乐播放器、电子信 件收发器、地图导航器、数字相片、或类似的产品)、影音产品(如影音放映 器或类似的产品)、屏幕、电视、广告牌、仪表板、投影机内的面板等。再者，上述实施例所述的形心，代表的是图案的仰视或俯视图实质上于中 心位置，而非图案的角落或角。此外，本发明上述的薄膜晶体管220皆以栅极 240位于半导体岛230的上为实施例，但不限于此。于其它实施例中，本发明 上述的薄膜晶体管220的结构与制造方法亦可运用于栅极240位于半导体岛 230之下，亦即，先形成栅极240于基材210上，再覆盖栅极绝缘层232于栅 极240及基材210上。然后，将半导体岛230设置于部份栅极绝缘层232上， 半导体岛230与栅极350的相关设计如本发明上述实施例所述之，于此不再赘 言之。再将，可选择性将保护层270覆盖于半导体岛230上。于本实施例以有 保护层270为例，但不限于此。再设置源极260S/漏极260D于部份保护层270 上，以使得分别与半导体岛中的源极区230S及漏极区230D电性连接。另夕卜， 其它相关描述亦如上述实施例所述。所以，可以知道此实施例的结构为基材 210，栅极240设置于基材210上，半导体岛230设置于基材210上，而栅极 对应于半导体岛的通道区230C，且位于半导体岛230之下，其中半导体岛230与栅极350的相关设计如本发明上述实施例所述之，于此不再赘言之。另外，当薄膜晶体管为垂直型多栅极型，即同时具有顶栅极(栅极位于半 导体岛之上)与底栅极(栅极位于半导体岛之下)，二个栅极其中至少一者与半导 体岛的设计方式，亦如本发明上述实施例所述之。或者是薄膜晶体管为水平型 多栅极型，即同一平面上同时有二个以上的栅极时，其中至少一个栅极与半导 体岛的设计方式，亦如本发明上述实施例所述之，其中，水平型多栅极的栅极 设计位置包含位于半导体岛之上或之下。综上所述，本发明的薄膜晶体管基板、电子装置及上述的制作方法至少包括下列优点的全部或一部份(1) 由于源极区的形心以及漏极区的形心的连线与延伸方向之间具有一 不为正交的第一夹角，并且源极区的形心以及漏极区的形心的连线与次晶界之间具有实质上不为0度或90度的第二夹角。因此，载子在通道区中的迁移路 径经历多个次晶界，可以提高薄膜晶体管阵列基板的电性均匀度。(2) 由于薄膜晶体管的通道区的长度是沿着一曲线延伸，使得载子在通 道区中的迁移路径跨越次晶界，可以提升薄膜晶体管阵列基板上的薄膜晶体管 的电性均匀度。当然，本发明还可有其他多种实施例，在不背离本发明精神及其实质的情 况下，熟悉本领域的技术人员当可根据本发明作出各种相应的改变和变形，但 这些相应的改变和变形都应属于本发明所附的权利要求的保护范围。
权利要求
1.一种薄膜晶体管基板，其特征在于，包括一基材；至少一个薄膜晶体管，配置于该基材上，其中该薄膜晶体管包括一半导体岛，具有一源极区、一漏极区以及一位于该源极区与该漏极区之间的通道区，且该半导体岛具有多个次晶界；以及至少一栅极，对应于该通道区处，该源极区的形心以及该漏极区的形心的连线与该栅极的一延伸方向之间具有一第一夹角，且该第一夹角实质上不为90度，且该源极区的形心以及该漏极区的形心的连线与这些次晶界之间具有一第二夹角，其中该第二夹角实质上不为0度或90度。
2. 根据权利要求1所述的薄膜晶体管基板，其特征在于，该第一夹角实 质上介于10度与80度之间。
3. 根据权利要求1所述的薄膜晶体管基板，其特征在于，该第二夹角实 质上介于10度与80度之间。
4. 根据权利要求1所述的薄膜晶体管基板，其特征在于，位于该源极区 与该漏极区之间的该栅极形状为条状，且该延伸方向为该栅极的长度方向。
5. 根据权利要求1所述的薄膜晶体管基板，其特征在于，该通道区中的 次晶界实质上平行于栅极宽度的方向。
6. 根据权利要求1所述的薄膜晶体管基板，其特征在于，该通道区中的 次晶界实质上平行于栅极长度的方向。
7. —种薄膜晶体管基板，其特征在于，包括-一基材；至少一薄膜晶体管，配置于该基材上，其中该薄膜晶体管包括-一半导体岛，具有多个次晶界，且该半导体岛具有一源极区、 一漏极区以 及一位于该源极区与该漏极区之间的通道区，其中该通道区的长度沿着一曲线 延伸，且该通道区在该曲线的延伸方向上具有实质上相同的宽度；以及 一栅极，对应于该通道区。
8. 根据权利要求7所述的薄膜晶体管基板，其特征在于，该通道区的长 度实质上等于该曲线在通道区中的总长度。
9. 根据权利要求7所述的薄膜晶体管基板，其特征在于，该曲线具有一 反曲点。
10. 根据权利要求7所述的薄膜晶体管基板，其特征在于，该曲线包括二 曲折端部以及一直线部，该直线部连接于这些曲折端部之间，且这些曲折端部 分别邻近该源极区以及该漏极区。
11. 根据权利要求10所述的薄膜晶体管基板，其特征在于，这些曲折端 部以该直线部为基准线而往不同方向曲折。
12. 根据权利要求10所述的薄膜晶体管基板，其特征在于，在沿着该直 线部而延伸的该通道区中，这些次晶界实质上与该直线部的延伸方向平行。
13. 根据权利要求10所述的薄膜晶体管基板，其特征在于，这些曲折端 部以该直线部为基准线而往相同方向曲折。
14. 一种薄膜晶体管基板的制作方法，其特征在于，包括 提供一基材；形成至少一半导体岛于该基材上，且该半导体岛具有多个次晶界； 于该半导体岛中定义出一源极区、一漏极区以及一位于该源极区以及漏极区之间的通道区；以及于对应该通道区处形成至少一个栅极，以使得该源极区的形心以及该漏极区的形心的连线与该栅极的一延伸方向之间具有一第一夹角，该第一夹角实质上不为90度，且该通道区的这些次晶界与该延伸方向之间具有一第二夹角，其中该第二夹角实质上不为0度或90度。
15. —种薄膜晶体管基板的制作方法，其特征在于，包括 提供一基材；形成至少一半导体岛于该基材上，且该半导体岛具有多个次晶界； 分别于该多半导体岛中定义出一源极区、 一漏极区以及一位于该源极区以及漏极区之间的通道区，其中该通道区的长度沿着一曲线延伸，且该通道区在该曲线的延伸方向上具有实质上相同的宽度；以及 于对应该通道区处形成至少一个栅极。
16. —种电子装置，包含一显示面板及一与该显示面板连接的电子元件， 其特征在于，该显示面板包含如权利要求1或权利要求7所述的薄膜晶体管基 板。
17. —种电子装置的制造方法，包含提供一显示面板及提供一与该显示面 板连接的电子元件，其特征在于，该显示面板的制造方法包含如权利要求14所述的制造方法或权利要求15所述的薄膜晶体管基板的制造方法。
全文摘要
本发明公开了一种薄膜晶体管基板，其包括基材以及至少一配置于基材上的薄膜晶体管，其中薄膜晶体管包括半导体岛以及至少一栅极。半导体岛具有源极区、漏极区以及位于源极区与漏极区之间的通道区，且半导体岛具有多个次晶界。栅极对应于通道区处，源极区的形心以及漏极区的形心的连线与栅极的一延伸方向之间具有第一夹角，且第一夹角实质上不为90度，且源极区的形心以及漏极区的形心的连线与通道区的次晶界之间具有第二夹角，其中第二夹角实质上不为0度或90度。另外，本发明亦提出一种薄膜晶体管基板的制作方法、一种电子装置以及其制作方法。
文档编号H01L29/786GK101325221SQ20081013128
公开日2008年12月17日 申请日期2008年8月5日 优先权日2008年8月5日
发明者孙铭伟, 赵志伟 申请人:友达光电股份有限公司