专利名称：制造半导体器件的方法
技术领域：
本发明涉及一种制造半导体器件的方法，并且更具体地涉及当蚀刻在氧化物层上形成的氮化物层时可使对氧化物层的损伤最小化的制造半导体器件的方法。
背景技术：
在半导体器件中，非易失性存储器件可包括电荷存储层，该电荷存储层由绝缘层(例如，氮化物层)而不是由作为导电层的多晶硅层形成。
其中电荷存储层由导电层形成的非易失性存储器件具有如下缺点如果在浮置栅极上存在细微缺陷，那么电荷保持时间变得显著降低。然而，在绝缘层如氮化物层形成作为电荷存储层的非易失性存储器件中，存在的优点在于由于氮化物层的性能而导致工艺缺陷降低。
此外，在电荷存储层由导电层形成的非易失性存储器件中，由于在浮置栅极下形成厚度为约70A以上的隧道绝缘层，因此在实现半导体器件的低压操作和高速操作方面存在限制。然而，在绝缘层作为电荷存储层的非易失性存储器件中，能够降低在电荷存储层下形成的直接随道绝缘层的厚度。因此，存储器件可以以低压和小功率高速IMt。
通常，当非易失性存储器件包含用作电荷存储层的绝缘层时，通过浅沟槽隔离(STI)工艺在半导体衬底上形成隔离层。然后在包括隔离层的半导体衬底上形成作为直接隧穿绝缘层(direct tunneling insulating layer )的氧化物层、作为在其中存储电荷的电荷存储层的氮化物层、作为电荷阻挡层的氧化物层和作为栅电极层的导电层。随后，实施用于形成栅极图案的蚀刻工艺以形成构成存储单元的栅极。
如上所述，然而，由于直接隧穿绝缘层具有极小的厚度，如果在用于电荷存储层的蚀刻工艺期间，暴露的直接隧穿绝缘层与电荷存储层一起蚀刻，则半导体衬底的有源区被直接暴露，使得有源区可受到损伤。结果，非易失性存储器件的操作特性会受到不利影响。
在用于制造半导体器件的工艺中，在栅极绝缘层上形成栅极之后，可在栅极的侧壁上形成栅极间隔物以保护栅极。通常，在包括栅极的半导体衬底上形成厚;1A以保持栅极的台阶的绝缘层例如氮化物层。然后实施用于氮化物层的各向异性刻蚀工艺以形成^i!h极间隔物。然而，在用于氮Z化物层的蚀刻工艺期间，暴露的栅极绝缘层可与氮化物层一起蚀刻。在这种情况下，半导体衬底的有源区也直接暴露，使得有源区可受到损伤。由于对有源区的损伤，非易失性存储器件的操作特性会受到不利影响。
发明内容
在根据本发明的制造半导体器件的方法中，使用蚀刻气体来实施用于蚀刻电荷存储层的工艺，通过该蚀刻工艺，随道绝缘层比电荷存储层蚀刻的较少。因此，当图案化电荷存储层时，能够防止在电荷存储层下形成的隧道绝缘层受到损伤。
根据本发明的一个实施方案的制造半导体器件的方法，包括以下步骤
底；在电荷存储层上形成堆叠层；图案化所述堆叠层以暴露电荷存储层的一部分；和使用溴化氢(HBr)气体、氯(Cl2)气体、氯化氢(HC1)气体或其混合气体中的一种，来蚀刻暴露的电荷存储层。
隧道绝缘层可由氧化物层形成。电荷存储层可由氮化物层形成。第一附加气体可与蚀刻气体混合以提高相对于隧道绝缘层的蚀刻选择比。蚀刻电荷存储层的步骤可还包括以下步骤:当通过蚀刻气体蚀刻电荷存储层时，在暴露随道绝缘层之前将第一附加气体与蚀刻气体混合。蚀刻电荷存储层的步骤可使用与第一附加气体混合的蚀刻气体来实施，直至暴露隧道绝缘层。第一附加气体可包括氧(02)气体。第二附加气体可与蚀刻气体混合以提高对于电荷存储层的蚀刻选择比。第二附加气体可包括氩(Ar)气体、氦(He)气体、氙(Xe)气体、氮(N2)气体或其混合气体中的一种。可以在施加20 ~ 200 W的偏压功率的状态下实施蚀刻电荷存储层的步骤。根据本发明的另一个实施方案制造半导体器件的方法，包括以下步骤 提供其上形成有氧化物层和氮化物层的半导体衬底；和使用溴化氢(HBr) 气体、氯(Cl2)气体、氯化氢(HC1)气体或其混合气体中的一种作为蚀 刻气体来蚀刻氮化物层。
第一附加气体可与蚀刻气体混合，以提高相对于氧化物层的蚀刻选择 比。蚀刻氮化物层的步骤还包括以下步骤当通过蚀刻气体蚀刻氮化物层 时，在暴露氧化物层之前，将第一附加气体与蚀刻气体混合。使用与第一 附加气体混合的蚀刻气体来实施蚀刻氮化物层的步骤，直至暴露出氧化物 层。第一附加气体可包括氧(02)气体。第二附加气体可与蚀刻气体混合， 以提高相对于氮化物层的蚀刻选择比。第二附加气体可包括氩(Ar)气体、 氦(He)气体、氙(Xe)气体、氮(N2)气体或其混合气体中的一种。
通过参考下文中结合附图进行的详述，本发明的上述及其他特征和优 点将变得显而易见，其中
图1A至图1F是一种半导体器件的截面图，说明根据本发明一个实施 方案的制造半导体器件的方法；
图2是显示根据本发明一个实施方案的实施蚀刻工艺直至电荷阻挡层 的半导体的截面照片；
图3是显示根据本发明一个实施方案的实施蚀刻工艺直至电荷存储层
的半导体的截面照片；
图4A和图4B是半导体器件的截面图，说明根据本发明另一个实施 方案的制造半导体器件的方法。
具体实施例方式
以下，将参考附图更详细地说明本发明的优选实施方案。
然而，本发明不限于如下所述的实施方案。应理解，^域技术人员 可设想很多的其它的变化方案和实施方案，但是均落入4^^开内容的原则 的精神和范围内。更具体地，在说明书、附图和所附的权利要求的范围内，
在主题所涉及的组合布置的构成部件和/或布置中可能有各种的变化和改变。除构成部件和/或布置的变化和改变之外，替代性的使用对本领 域技术人员也是显而易见的。此外，在详细描述中，表述"某层在另一层
或半导体衬底上形成"表示所述某层可在另 一层或半导体衬底上直接形 成，或者在所述某层和另一层或半导体衬底之间可布置第三层。为了方便 和清楚说明，附图中所示的各个层的厚度或尺寸可不按照尺度来图示说 明。
图1A至图1F是一种半导体器件的截面图，说明根据本发明一个实施 方案的制造半导体器件的方法；图2是显示根据本发明一个实施方案的实 施蚀刻直至电荷阻挡层的半导体的截面照片；图3是显示^L据本发明一个 实施方案的实施蚀刻直至电荷存储层的半导体的截面照片。
参考图1A，在半导体衬底102上形成屏蔽(screen)氧化物层(未显 示)。为了在半导体器件中制造非易失性存储器件，对半导体衬底102实施 阱离子注入工艺以形成阱区(未显示)。阱区可具有三重结构。随后，对 半导体衬底102实施阈值电压离子注入工艺以调节非易失性存储器件的阈 值电压。当实施阱离子注入工艺或阈值电压离子注入工艺时，屏蔽氧化物 层(未显示)可防止对半导体衬底102表面的损伤。
除去屏蔽氧化物层(未显示)，然后在半导体衬底102的隔离区上形 成沟槽(未显示)。利用绝缘材料填充沟槽(未显示)以形成隔离层(未 显示)。隔离层(未显示)限定有源区。
随后，在半导体衬底102上形成随道绝缘层104。由于电荷可通过直 接隧穿现象穿过随道绝缘层104，因此在编程搮作期间，在随道绝缘层104 之下的电荷可穿过暖道绝缘层104,然后可输运至在随道绝缘层104上形 成的电荷存储层。此外，在擦除操作期间，在电荷存储层中存储的电荷可 通过隧道绝缘层104输运至隧道绝缘层104之下的位置处。隧道绝缘层104 可由厚度为约40 A的氧化物层形成。
在随道绝缘层104上形成电荷存储层106。在包括多个有源区的整个 半导体衬底102上形成电荷存储层106。电荷存储层106可由绝,料例 如氮化物形成。如果电荷存储层106由绝缘材料形成，则可形成厚度小于 由导电材料形成的电荷存储层的厚度的电荷存储层106。因此，可降低非 易失性存储器件的尺寸并且可改善保持特性，从而改善非易失性存储器件 的性能。在电荷存储层106上形成电荷阻挡层108。电荷阻挡层108可防止在 电荷存储层106中存储的电荷通过反隧穿效应排出至形成在电荷存储层 106上的层。电荷阻挡层108可由具有高度介电比率的绝缘材料例如氧化 铝(A1203)形成，其具有约150 A的厚度。
在电荷阻挡层108上形成多个栅电极层例如第一栅电极层110、第二 栅电极层112和第三栅电极层114。第一栅电极层110可由导电材料例如 氮化钬(TiN)形成并具有约200 A的厚度。第二栅电极层112可由导电 材料例如多晶硅形成并具有约500 A的厚度。第三栅电极层114可由导电 材料例如硅化钨(WSix)形成并具有约1100 A的厚度.
参考图1B，在第三栅极层114上形成层叠多个层的硬掩模126。硬掩 模126在后续工艺中用于蚀刻栅极。为了形成硬掩模126，在第三栅极层 114上形成覆盖层(ca卯ing layer) 116。覆盖层116可由氧氮化硅(SiON) 形成并具有约200 A的厚度。在覆盖层116上形成第一硬掩模层118和第 二硬掩模层120。第一硬掩模层118可由氧化物例如正硅酸四乙酯(TEOS ) 形成并具有约1400 A的厚度。第二硬掩模层120可由碳例如非晶碳形成并 具有约2000A的厚度。在第二硬掩模层200上可形成保护层122。保护层 122防止第1掩模层120在后续工艺中受到损伤并且可作为抗>^射层. 保护层122可由氧氮化硅(SiON)形成并具有约400 A的厚度。结果，形 成包括覆盖层116、第一硬掩模层118、第二硬掩模层120和保护层122 的硬掩模126。
在保护层122上形成抗^^射层124。通过抗>^射层124可防止在后续 曝光工艺中的漫反射，从而提高曝光工艺的分辨率。抗反射层可形成为具 有约240A的厚度。随后，在抗反射层214上形成光刻胶层。对光刻胶层 实施啄光工艺和显影工艺以形成光刻胶图案128。
参考图1C，通过使用光刻胶图案128作为蚀刻掩模的蚀刻工艺，蚀刻 并图案化抗反射层124、保护层122、第二硬掩模层120、第一硬掩模层118 和覆盖层116。由此，形成硬掩模图案126a。为了形成硬掩模图案126a， 在适合于构成硬掩模图案126a的蚀刻目标层的蚀刻条件下实施蚀刻工艺。 在用于形成硬掩模图案126a的蚀刻工艺期间，可另外实施清洗工艺以除去 蚀刻工艺中产生的杂质。
参考图1D和图2,通过使用硬掩模图案126a作为蚀刻掩模的蚀刻工艺，蚀刻并图案化第三栅电极层114、笫二栅电极层112、第一栅电极层 110和电荷阻挡层108。结果，暴露出在电荷阻挡层108下方形成的电荷存 储层106。在适合于各个蚀刻目标层的蚀刻条件下实施蚀刻工艺。
参考图1E和图3，实施用于所逸晷露的电荷存储层106的蚀刻工艺。 在一定务fr下实施蚀刻工艺，在该蚀刻工艺的条件下，隧道绝缘层104比 电荷存储层106蚀刻的程度较少(例如，氧化物层比氮化物层蚀刻的程度 较少)，以防止在电荷存储层106下方形成的隧道绝缘层104受到损伤。
为实现上述结果，使用溴化氢(HBr)气体、氯(Cl2)气体、氯化氢 (HC1)气体或其混合气体中的一种作为蚀刻气体，实施用于电荷存储层 106的蚀刻工艺。上述蚀刻气体相对于氧化物层具有高度蚀刻选择比并且 具有如下性能蚀刻掉的氧化物层的量小于蚀刻掉的氮化物层的量。因此， 如果使用上述蚀刻气体蚀刻由氮化物层形成的电荷存储层106，通过蚀刻 电荷存储层106而暴露的随道绝缘层104的蚀刻量减少，以防止隧道绝缘 层104受到损伤。
此外，为了提高相对于由氧化物层形成的隧道绝缘层的蚀刻选择比以 减少将蚀刻掉的隧道绝缘层104的量，第一附加气体例如氧(02)气体可 与上述蚀刻气体混合。氧(02)与蚀刻气体混合的时刻可才艮据用于除去电 荷存储层106的蚀刻工艺中所需的工艺时间而变化。换言之，如果用于蚀 刻电荷存储层106的工艺时间充足，可在蚀刻电荷存储层106的初期或之 前将氧(02)气体加入上述蚀刻气体，然后实施用于电荷存储层106的蚀 刻工艺。然而，为了减少蚀刻电荷存储层106所需时间的量，首先使用上 述蚀刻气体实施电荷存储层106的蚀刻工艺，然后可在完全蚀刻掉电荷存 储层106之前将氧(02)气体加入上述蚀刻气体。这种情况下，在更快速 地蚀刻电荷存储层106的同时可防止对隧道绝缘层104的损伤.
此外，为了提高相对于作为氮化物层的电荷存储层的蚀刻选择比以及 在上述蚀刻工艺期间垂直地形成栅极外形，可将第二附加气体例如氩(Ar) 气体、氦(He)气体、氙(Xe)气体、氮(N2)气体或其混合气体中的一 种与蚀刻气体混合。
在上述用于蚀刻电荷存储层106的工艺中，施加相对低的偏压功率例 如20 ~ 200 W的偏压功率以防止对睃道绝缘层104的损伤。此外，在蚀刻 工艺期间，可部分地除去光刻胶图案128和硬掩模126的上部。如上所述，根据本发明半导体器件的栅极防止隧道绝缘层104受到损 伤，并且电荷存储层106可在每个有源区上单独地形成。与在整个半导体 衬底上形成电荷存储层相比，本发明可解决在电荷存储层106中存储的电 荷输运至相邻存储单元从而降低保持特性的问题。
为防止在栅极蚀刻工艺期间所蚀刻的栅极的侧表面受到损伤，在栅极 的侧表面上形成作为保护层(未显示)的氮化物层。然后可同时蚀刻保护 层(未显示)和暴露的电荷存储层106。
参考图1F，除去保留的光刻胶图案128(见图1E)、抗反射层124(见 图1E)、保护层122 (见图1E)和第二硬掩模层120 (见图1E),以完成 非易失性存储器件的栅极的形成。
图4A和图4B是半导体器件的截面图，说明根据本发明另一个实施方 案的制造半导体器件的方法。
在图4A中，在半导体村底402的隔离区上形成隔离层404，以限定半 导体衬底402的有源区。在半导体衬底402的有源区上形成栅极绝缘层 406。栅极绝缘层406可由绝缘层例如氧化物层形成。此外，在栅极绝缘层 406上形成^IT极408。在包括栅极408的半导体衬底402上施加用于形成间 隔物的材料，以在栅极408的上表面和侧壁上形成间隔物材料层410。
理想的是，间隔物材料层410形成为具有足以保持由栅极408所导致 的台阶的厚度。间隔物材料层410可由绝缘层例如氮化物层形成。
参考图4B，实施用于蚀刻间隔物材料层410的工艺，以4吏得间隔物材 料层410保留在栅极408的侧面上。优选地，实施各向异性刻蚀工艺作为 用于间隔物材料层410的蚀刻工艺。
当除去在栅极绝缘层406上形成的间隔物材料层410时，在蚀刻工艺 期间可暴露出位于区域A上的栅极绝缘层406。因此，优选在一定条件下 实施用于形成间隔物410a的蚀刻工艺，在该务降下，栅极绝缘层406比间 隔物材料层410蚀刻的程度较少，例如氧化物层比氮化物层蚀刻的程度较 少，从而防止在区域A上形成的^Bf极绝缘层406受到蚀刻气体的损伤。
为实现上述结果，优选使用溴化氢(HBr)、氯(Cl2)气体、氯化氢 (HC1)气体或其混合气体中的一种作为蚀刻气体，实施间隔物材料层410 的蚀刻工艺。上述蚀刻气体相对于氧化物层具有高蚀刻选择比并且具有如 下性能蚀刻掉的氧化物层的量小于蚀刻掉的氮化物层的量。因此，如果4吏用上述蚀刻气体蚀刻由氮化物层形成的间隔物材料层410，则通过蚀刻 间隔物材料层410而暴露的栅极绝缘层406的蚀刻的量减少，以防止栅极 绝缘层406受到损伤。
此外，为了提高相对于氧化物层的蚀刻选择比，笫一附加气体例如氧 (02)气体可与上述蚀刻气体混合。氧(02)气体与蚀刻气体混合的时刻 可根据除去间隔物材料层410所需的蚀刻工艺时间而变化。换言之，如果 用于蚀刻间隔物材料层410的工艺时间充足，则可在用于间隔物材料层410 的蚀刻工艺初期或之前将氧(02)气体加入上述蚀刻气体，然后实施用于 电荷存储层106的蚀刻工艺。然而，为了减少蚀刻间隔物材料层410所需 的时间，使用上述蚀刻气体实施用于间隔物材料层410的蚀刻工艺，然后 在完全蚀刻间隔，材料层410之前，氧-(02)气体加入上述蚀刻气体。在
此外，在上述蚀刻工艺期间，为了提高相对于氮化物层的蚀刻选择比， 第二附加气体例如氩(Ar)气体、氦(He )气体、氙(Xe)气体、氮(N2) 气体或其混合气体中的一种可与上述蚀刻气体混合。
在用于蚀刻间隔物材料层410的上述工艺中，施加相对低的偏压功率 例如20 ~ 200 W的偏压功率，使得可防止对栅极绝缘层406的损伤。
根据如上所述的制造半导体器件的方法，可在用于形成栅极间隔物 410a的蚀刻工艺期间防止对暴露的栅极绝缘层406的损伤。
根据所述制造半导体器件的方法，由于利用蚀刻气体来实施用于蚀刻 电荷存储层的工艺，通过该工艺，随道绝缘层比电荷存储层蚀刻掉的较少， 所以当图案化电荷存储层时可防止在电荷存储层下方形成的隧道绝缘层 受到损伤。因此，可容易地图案化电荷存储层，以在每个有源区上单独地 形成电荷存储层。因此，本发明可解决如下问题例如由在电荷存储层中 存储的电荷输运至相邻存储单元所导致的电势降低、阈值电压的变化、数 据保持特性的降低等。
此外，根据本发明的制造半导体器件的方法，防止在用于在由氧化物
其中所述间隔物由氮化物层形成。
虽然在本发明中作为一个实施方案说明了制造半导体器件的方法，但 是本发明不限于此。换言之，显然本发明可用于其它的半导体制造工艺，化物层时，对暴露的氧化物层的损伤。
提出本文公开的实施方案以使得本领域技术人员容易地实施本发明， 并且本领域技术人员可以通过这些实施方案的组合实施本发明。因此，本 发明的范围不限于如上所述的实施方案，并且应解释为仅仅由所附权利要 求和它们的等同物所限定。
权利要求
1. 一种制造半导体器件的方法，所述方法包括提供半导体衬底，在所述半导体衬底上形成有隧道绝缘层和由绝缘材料形成的电荷存储层；在所述电荷存储层上形成堆叠层；图案化所述堆叠层以暴露出所述电荷存储层的一部分；和使用溴化氢(HBr)气体、氯(Cl2)气体、氯化氢(HCl)气体及其混合气体中的一种作为蚀刻气体，蚀刻所述暴露的电荷存储层。
2. 根据权利要求l所述的方法，其中所述随道绝缘层由氧化物层形成。
3. 根据权利要求l所述的方法，其中所述电荷存储层由氮化物层形成。
4. 根据权利要求1所述的方法，其中所述蚀刻气体包含用于提高相对于 所述隧道绝缘层的蚀刻选择比的第一附加气体。
5. 根据权利要求4所述的方法，其中所述电荷存储层的蚀刻还包括当 通过所述蚀刻气体蚀刻所述电荷存储层时，在暴露出所述隧道绝缘层之 前，将所述第一附加气体与所述蚀刻气体混合。
6. 根据权利要求4所述的方法，其中使用与所述第一附加气体混合的蚀 刻气体，实施对所述电荷存储层的蚀刻，直至暴露出所述随道绝缘层。
7. 根据权利要求4所述的方法，其中所述第一附加气体包括氧(02)气 体。
8. 根据权利要求l所述的方法，其中所述蚀刻气体包含用于提高相对于 所述电荷存储层的蚀刻选择比的第二附加气体。
9. 根据权利要求8所述的方法，其中所述第二附加气体包括氩(Ar)气 体、氦(He)气体、氙(Xe)气体、氮(N2)气体及其混合气体中的一种。
10. 根据权利要求8所述的方法，其中在施加20 200W的偏压功率的状 态下实施所述电荷存储层的蚀刻。
11. 根据权利要求l所述的方法，其中所述堆叠层包括电荷阻挡层、栅极 层和硬掩模。
12. —种制造半导体器件的方法，所述方法包括 提供半导体衬底，在所述半导体村底上形成有氧化物层和氮化物层；和使用溴化氢(HBr)气体、氯(Cl2)气体、氯化氢(HC1)气体及其混合气体中的一种作为蚀刻气体，蚀刻所述氮化物层。
13. 根据权利要求12所述的方法，其中所述蚀刻气体包含用于提高相对于 所述氧化物层的蚀刻选择比的第一附加气体。
14. 根据权利要求13所述的方法，其中所述氮化物层的蚀刻还包括当通 过所述蚀刻气体蚀刻所述氮化物层时，在暴露出所述氧化物层之前，将所 述第 一附加气体与所述蚀刻气体混合。
15. 根据权利要求13所述的方法，其中使用与所述第一附加气体混合的所 述蚀刻气体，实施所述氮化物层的蚀刻直至暴露出所述氧化物层。
16. 根据权利要求13所述的方法，其中所述第一附加气体包括氧(02)气 体。
17. 根据权利要求12所述的方法，其中所述蚀刻气体包含用于提高相对于 所述氮化物层的蚀刻选择比的第二附加气体.
18. 根据权利要求17所述的方法，其中所述第二附加气体包括氩(Ar) 气体、氦(He)气体、氙(Xe)气体、氮(N2)气体及其混合气体中的一 种。
19. 一种制造半导体器件的方法，所述方法包括 在半导体衬底上形成隔离层和栅极绝缘层；在所述栅极绝缘层上形成栅极；在所述栅极、所述栅极绝缘层和所述隔离层上形成间隔物材料层；和 蚀刻所述间隔物材料层，使得所述间隔物材料层保留在所述栅极的侧 表面上，其中使用溴化氢(HBr)气体、氯(Cl2)气体、氯化氢(HC1) 气体及其混合气体中的一种作为蚀刻气体来蚀刻所述间隔物材料层。
20. 根据权利要求19所述的方法，其中所述间隔物材料层包括氮化物层， 所述绝缘层包括氧化物层。
21. 根据权利要求19所述的方法，其中所述蚀刻气体包含用于提高相对于 所述绝缘层的蚀刻选择比的氧(02)气体。
22. 根据权利要求19所述的方法，其中所述蚀刻气体包含用于提高相对于 所述间隔物材料层的蚀刻选择比的附加气体，所述附加气体包括氩(Ar) 气体、氦(He)气体、氙(Xe)气体、氮(N2)气体及其混合气体中的一 种。
全文摘要
一种制造半导体器件的方法，使用蚀刻气体蚀刻电荷存储层，通过该蚀刻气体，隧道绝缘层比电荷存储层较少地蚀刻。因此，当图案化电荷存储层时，能够防止形成在电荷存储层下的隧道绝缘层受到损伤。制造半导体器件的方法包括提供其上形成有由绝缘材料形成的隧道绝缘层和电荷存储层的半导体衬底；在电荷存储层上形成堆叠层；图案化堆叠层以暴露电荷存储层的一部分；使用溴化氢(HBr)气体、氯(Cl<sub>2</sub>)气体、氯化氢(HCl)气体或其混合气体中的一种，蚀刻暴露的电荷存储层。
文档编号H01L21/28GK101521157SQ20081013202
公开日2009年9月2日 申请日期2008年7月18日 优先权日2008年2月27日
发明者金忠培 申请人:海力士半导体有限公司