制造碳化硅半导体器件的方法
【技术领域】
[0001]本发明涉及一种制造碳化硅半导体器件的方法，尤其涉及一种制造包括形成栅极绝缘膜的步骤的碳化硅半导体器件的方法。
【背景技术】
[0002]近年来，为了实现高击穿电压、低损耗和在高温环境下使用半导体器件，已开始采用碳化硅作为半导体器件的材料。碳化硅是一种带隙大于硅的宽带隙半导体，硅通常已被广泛地用作为半导体器件的材料。因此，通过采用碳化硅作为半导体器件的材料，该半导体器件能具有高击穿电压、减少的导通电阻等。而且，与采用硅作为其材料的半导体器件相比，采用碳化硅作为其材料的半导体器件具有甚至在高温环境下不恶化的特性。
[0003]使用碳化硅的M0SFET(金属氧化物半导体场效应晶体管)具有高于使用硅的M0SFET的介电击穿电阻。因此，在使用碳化硅的M0SFET中，施加到栅极绝缘膜的电压高于使用硅的M0SFET中的电压。例如，根据日本专利特开N0.2010-245389中描述的碳化硅M0SFET，提供了突出到JFET (结型场效应晶体管)区的阱区。
[0004]此外，日本专利特开N0.2013-247252中描述的碳化硅M0SFET，具有其中在衬底上密集地布置六边形单元的结构，并具有耦合部分，该耦合部分用于在η型反向注入区下面的位置，将某一单元的Ρ型层的拐角部分和与前述单元相邻的单元的Ρ型层的拐角部分彼此耦合。
【发明内容】
[0005]根据日本专利特开N0.2010-245389中描述的碳化硅M0SFET，在一定程度上缓和了施加到栅极绝缘膜的电场。然而，从重叠多边形单元的顶点的位置到体区的距离长于从两个相邻顶点的中间的位置到体区的距离。因此，耗尽层从体区有效地扩散到重叠多边形单元的顶点的位置需要时间，因此使得难以充分地缓和施加到在重叠多边形单元的顶点的位置上的栅极绝缘膜的部分的电场。
[0006]而且，根据日本专利特开N0.2013-247252中描述的碳化硅M0SFET，ρ型基区通过外延生长法形成。这导致了复杂的碳化硅M0SFET的制造过程。
[0007]本发明的一个实施例的目的在于，提供一种用于通过简单工艺的方式制造实现缓和栅极绝缘膜中的电场集中的碳化硅半导体器件的方法。
[0008]根据本发明一个实施例的制造碳化硅半导体器件的方法包括以下步骤。制备具有主表面的碳化硅衬底。在碳化硅衬底的主表面上形成栅极绝缘膜。当在垂直于主表面的方向上看时，碳化硅衬底包括每个都具有多边形外形并且共享多边形的一个边的第一单元区和第二单元区。第一单元区具有第一源极区、第一体区和第一漂移区，第一源极区具有第一导电类型，第一体区包围第一源极区，第一体区具有不同于第一导电类型的第二导电类型，当在垂直于主表面的方向上看时，第一体区具有多边形的外形，第一漂移区具有第一导电类型，第一漂移区通过第一体区与第一源极区分开。第二单元区具有第二源极区、第二体区和第二漂移区，第二源极区具有第一导电类型，第二体区包围第二源极区，第二体区具有第二导电类型，当在垂直于主表面的方向上看时，第二体区具有多边形的外形，第二漂移区具有第一导电类型，第二漂移区通过第二体区与第二源极区分开，第二漂移区在多边形的该一个边处被连接到第一漂移区。当在垂直于主表面的方向上看时，碳化硅衬底具有设置为包括该一个边的端部、第一体区的最靠近该端部的顶点和第二体区的最靠近该端部的顶点的连接区，连接区被电连接到第一体区和第二体区，连接区具有第二导电类型。当在平行于主表面的方向上看时，第一漂移区和第二漂移区被设置在栅极绝缘膜和连接区之间。在形成栅极绝缘膜的步骤中，与第一源极区、第一体区、第一漂移区、第二源极区、第二体区和第二漂移区相接触地在主表面上形成栅极绝缘膜。连接区、第一体区和第二体区通过离子注入形成。
[0009]当结合附图时，从本发明的下面的详细描述，本发明的上述和其它目的、特征、方面及优势将变得更加明显。
【附图说明】
[0010]图1是根据本发明的一个实施例的碳化硅半导体器件的示意纵向截面图，并且对应于沿图3的折线1-Ι得到的截面图。
[0011]图2是根据本发明的实施例的碳化硅半导体器件的示意纵向截面图，并且对应于沿图3的线I1-1I得到的截面图。
[0012]图3是示出根据本发明的实施例的碳化硅半导体器件的碳化硅衬底的第一实例的示意横向截面图，并且对应于沿图?的线in-1n得到的截面图。
[0013]图4是在省略阴影线的情况下示出根据本发明的实施例的碳化硅半导体器件的碳化硅衬底的第一实例的示意横向截面图，并且对应于沿图1的线IV-1V得到的截面图。
[0014]图5是图4的区域V的放大图。
[0015]图6是示出根据本发明的实施例的碳化硅半导体器件的碳化硅衬底的第一实例的示意横向截面图，并且对应于沿图1的线IV-1V得到的截面图。
[0016]图7是在省略阴影线的情况下示出根据本发明的实施例的碳化硅半导体器件的碳化硅衬底的第二实例的示意横向截面图，并且对应于沿图1的线IV-1V得到的截面图。
[0017]图8是示出根据本发明的实施例的碳化硅半导体器件的碳化硅衬底的第二实例的示意横向截面图，并且对应于沿图1的线IV-1V得到的截面图。
[0018]图9是示意性示出根据本发明的实施例的制造碳化硅半导体器件的方法的流程图。
[0019]图10是示意性示出根据本发明的实施例的制造碳化硅半导体器件的方法的第一步骤的示意纵向截面图。
[0020]图11是示意性示出根据本发明的实施例的制造碳化硅半导体器件的方法的第二步骤的示意横向截面图。
[0021]图12是示意性示出根据本发明的实施例的制造碳化硅半导体器件的方法的第二步骤的示意纵向截面图，并且对应于沿图11的折线Xlla-XIIa得到的截面图(a)和沿图11的线Xllb-XIIb得到的截面图(b)。
[0022]图13是示意性示出根据本发明的实施例的制造碳化硅半导体器件的方法的第三步骤的示意横向截面图。
[0023]图14是示意性示出根据本发明的实施例的制造碳化硅半导体器件的方法的第三步骤的示意纵向截面图，并且对应于沿图13的折线XlVa-XIVa得到的截面图(a)和沿图13的线XlVb-XIVb得到的截面图(b)。
[0024]图15是示意性示出根据本发明的实施例的制造碳化硅半导体器件的方法的第四步骤的示意纵向截面图。
[0025]图16是示意性示出根据本发明的实施例的制造碳化硅半导体器件的方法的第五步骤的示意纵向截面图。
[0026]图17是示意性示出根据本发明的实施例的制造碳化硅半导体器件的方法的第二步骤的变形的示意横向截面图。
[0027]图18是示意性示出根据本发明的实施例的制造碳化硅半导体器件的方法的第二步骤的变形的示意纵向截面图，并且对应于沿图17的折线XVIIIa-XVIIIa得到的截面图(a)和沿图17的线XVIIIb-XVIIIb得到的截面图(b)。
[0028]图19是示意性示出根据本发明实施例的制造碳化硅半导体器件的方法的第三步骤的变形的示意横向截面图。
[0029]图20是示意性示出根据本发明实施例的制造碳化硅半导体器件的方法的第三步骤的变形的示意纵向截面图，并且对应于沿图19的折线XXa-XXa得到的截面图(a)和沿图19的线XXb-XXb得到的截面图(b)。
【具体实施方式】
[0030][本发明实施例的描述]
[0031]接下来，列出并描述本发明的实施例。
[0032](1)根据本发明一个实施例的制造碳化硅半导体器件1的方法包括以下步骤。制备具有主表面10a的碳化硅衬底10。在碳化硅衬底10的主表面10a上形成栅极绝缘膜15。当在垂直于主表面10a的方向上看时，碳化硅衬底10包括每个都有多边形的外形并且共享多边形的一个边M12的第一单元区CL1和第二单元区CL2。第一单元区CL1具有第一源极区14a、第一体区13al和第一漂移区12al，第一源极区14a具有第一导电类型，第一体区13al包围第一源极区14a，第一体区13al具有不同于第一导电类型的第二导电类型，当在垂直于主表面10a的方向上看时，第一体区13al具有多边形的外形，第一漂移区12al具有第一导电类型，第一漂移区12al通过第一体区13al与第一源极区14a分开。第二单元区CL2具有第二源极区14b、第二体区13bl和第二漂移区12bl，第二源极区14b具有第一导电类型，第二体区13bl包围第二源极区14b，第二体区13bl具有第二导电类型，当在垂直于主表面10a的方向上看时，第二体区13bl具有多边形的外形，第二漂移区12bl具有第一导电类型，第二漂移区12bl通过第二体区13bl与第二源极区14b分开，第二漂移区12bl在多边形的该一个边处被连接到第一漂移区12al。当在垂直于主表面10a的方向上看时，碳化硅衬底10具有设置为包括该一个边的端部C0、第一体区13al的最靠近该端部的顶点C1和第二体区13bl的最靠近该端部的顶点C2的连接区17，连接区17被电连接到第一体区13al和第二体区13bl，连接区17具有第二导电类型。当在平行于主表面10a的方向上看时，第一漂移区12al和第二漂移区12bl设置在栅极绝缘膜15和连接区17之间。在形成栅极绝缘膜15的步骤中，与第一源极区14a、第一体区13al、第一漂移区12al、第二源极区14b、第二体区13bl和第二漂移区12bl相接触地在主表面10a上形成栅极绝缘膜15。连接区17、第一体区13al和第二体区13bl通过离子注入形成。
[0033]根据(1)的制造碳化硅半导体器件1的方法，当在垂直于第一主表面10a的方向上看时，碳化硅衬底10具有设置为包括一个边的端部C0、第一体区13al的最靠近该端部的顶点C1和第二体区13bl的最靠近该端部的顶点C2的连接区17，连接区17被电连接到第一体区13al和第二体区13bl两者，连接区17具有第二导电类型。这样，能够充分缓和施加到连接区17上方的栅极绝缘膜15的部分的电场。而且，连接区17、第一体区13al和第二体区13bl通过离子注入形成。因此，与用外延生长方法形成连接区17、第一体区13al和第二体区13bl的情况相比，能用更简单的工艺制造碳化硅半导体器件。此外，在栅极绝缘膜15和连接区17之间，设置了第一漂移区12al和第二漂移区12bl。因此，与连接区17与栅极绝缘膜15相接触的情况相比，能减小导通电阻。
[0034](2)优选地，在根据(1)所述的制造碳化硅半导体器件1的方法中，第一漂移区12al和第二漂移区12bl两者都通过外延生长形成。因此，与通过离子注入形成第一漂移区12al和第二漂移区12bl的情况相比，能够得到更高的迀移率。
[0035](3)优选地，在根据⑴或(2)所述的制造碳化硅半导体器件1的方法中，当从连接区17看时，碳化硅衬底10进一步包括被定位成与第一漂移区12al和第二漂移区12bl相反并且电连接到第一漂移区12al和第二漂移区12bl的下漂移区12a3、12b3两者。第一漂移区12al、第二漂移区12bl和下漂移区在同一外延层形成步骤中形成。因此，能用简单的方法来形成第一漂移区12al、第二漂移区12bl和下漂移区。
[0036](4)优选地，在根据⑴至(3)中的任一项所述的制造碳化硅半导体器件1的方法中，当在垂直于主表面的方向上看时，连接区17具有与多边形的外形一致的形状。因此，栅极绝缘膜15和连接区17的重叠区域变大，从而有效地抑制高电场施加到栅极绝缘膜15。
[0037](5)优选地，在根据(1)至(4)中的任一项所述的制造碳化硅半导体器件1的方法中，第一漂移区12al和第二漂移区12bl中的每一个具有不大于IX 1016cm 3的杂质浓度。因此，能够有效地耗尽第一漂移区12al和第二漂移区12bl。结果，能够有效地抑制高电场施加到形成在第一漂移区12al和第二漂移区12bl上的栅极绝缘膜15。
[0038](6)优选地，在根据