移区12a3、第二下漂移区12b3和第三下漂移区12c3中的每一个中的诸如氮的η型杂质的浓度。第一上漂移区12al、第二上漂移区12bl和第三上漂移区12cl中的每一个中的诸如氮的η型杂质的浓度为不大于1 X 1016cm 3。
[0101]接下来，执行源极区形成步骤、接触区形成步骤和活化退火步骤，从而制备根据该变形的碳化硅衬底10。接下来，执行形成栅极绝缘膜的步骤(S20:图9)、形成栅电极的步骤(S30:图9)、形成层间绝缘膜的步骤(S40:图9)、形成源电极的步骤(S50:图9)、形成漏电极的步骤(S60:图9)等，从而制造根据该实施例的变形的M0SFET。
[0102]虽然在上述实施例中已示出第一导电类型是η型且第二导电类型是ρ型，但是第一导电类型可以是Ρ型且第二导电类型可以是η型。虽然已描述M0SFET为示例性的碳化硅半导体器件，但是碳化硅半导体器件可以是IGBT(绝缘栅双极型晶体管)等。
[0103]接下来，下面描述根据本实施例的制造充当碳化硅半导体器件的M0SFET1的方法的功能和效果。
[0104]根据本实施例的制造M0SFET 1的方法，当在垂直于第一主表面10a的方向上看时，碳化硅衬底10具有设置为包括一个边的端部C0、第一上体区13al的最靠近该端部的顶点C1和第二上体区13bl的最靠近该端部的顶点C2的连接区17，连接区17被电连接到第一上体区13al和第二上体区13bl两者，连接区17具有ρ型。这样，能够充分缓和施加到连接区17上方的栅极绝缘膜15的部分的电场。而且，连接区17、第一上体区13al和第二上体区13bl通过离子注入来形成。因此，与通过外延生长方法形成连接区17、第一上体区13al和第二上体区13bl的情况相比，能够通过更简单的工艺来制造M0SFET 1。此外，在栅极绝缘膜15和连接区17之间，设置第一上漂移区12al和第二上漂移区12bl。因此，与连接区17与栅极绝缘膜15相接触的情况相比，能够减小电阻。
[0105]而且，根据本实施例的制造M0SFET 1的方法，第一上漂移区12al和第二上漂移区12bl两者都通过外延生长来形成。因此，与通过离子注入形成第一上漂移区12al和第二上漂移区12bl的情况相比，能够使迀移率更高。
[0106]而且，根据本实施例的制造M0SFET 1的方法，当从连接区17看时，碳化硅衬底10进一步包括位于与第一上漂移区12al和第二上漂移区12bl相反且电连接到第一上漂移区12al和第二上漂移区12bl两者的第一下漂移区12a3和第二下漂移区12b3。第一上漂移区12al、第二上漂移区12bl、第一下漂移区12a3和第二下漂移区12b3在同一外延层形成步骤中形成。因此，能用简单的方法来形成第一上漂移区12al、第二上漂移区12bl、第一下漂移区12a3和第二下漂移区12b3。
[0107]而且，根据本实施例的制造M0SFET 1的方法，当在垂直于主表面10a的方向上看时，连接区17具有与多边形的外形一致的形状。因此，栅极绝缘膜15和连接区17的重叠区域变大，从而有效地抑制将高电场施加到栅极绝缘膜15。
[0108]而且，根据本实施例的制造M0SFET 1的方法，第一上漂移区12al和第二上漂移区12bl中的每一个都具有不大于lX1016cm3的杂质浓度。因此，能够有效地耗尽第一上漂移区12al和第二上漂移区12bl。结果，能够有效地抑制将高电场施加到形成在第一上漂移区12al和第二上漂移区12bl上的栅极绝缘膜15。
[0109]而且，根据本实施例的制造M0SFET 1的方法，制备碳化硅衬底的步骤包括以下步骤:形成具有主表面l〇a并且具有第一导电类型的碳化硅外延层12 ;通过执行到主表面l〇a中的离子注入来形成设置为与主表面10a隔开的连接区17 ;和通过执行到主表面10a中的离子注入来形成第一上体区13al和第二上体区13bl，第一上体区13al被电连接到连接区17,第二上体区13bl被电连接到连接区17。因此，能够用简单工艺提供制造M0SFET 1的方法，以在栅极绝缘膜15中获得缓和的电场集中。
[0110]而且，根据本实施例的制造M0SFET 1的方法的变形，制备碳化硅衬底的步骤包括以下步骤:形成具有主表面l〇a并且具有η型的碳化硅外延层12 ;通过执行到主表面10a中的离子注入来形成第一上体区13al和第二上体区13bl，第一上体区13al在主表面10a处暴露，第二上体区13bl在主表面10a处暴露；和通过执行到主表面10a中的离子注入来形成连接区17,连接区17被电连接到第一上体区13al和第二上体区13bl两者，连接区17设置为与主表面l〇a隔开。因此，能够用简单工艺提供制造M0SFET 1的方法，以获得栅极绝缘膜15中的缓和的电场集中。
[0111]而且，根据本实施例的制造M0SFET 1的方法，通过额外地执行到碳化硅外延层12的主表面l〇a中的离子注入来形成第一上漂移区12al和第二上漂移区12bl两者。因此，能使第一上漂移区12al和第二上漂移区12bl中的每一个中的杂质浓度高，从而获得改善的M0SFET 1的击穿电压。
[0112]虽然已详细描述并示例了本发明，但应该清楚地理解，本发明仅是示例和实例的方式而不采用限制的方式，本发明的范围用附属权利要求项来说明。
【主权项】
1.一种制造碳化硅半导体器件(1)的方法，包括以下步骤: 制备具有主表面(10a)的碳化硅衬底(10);以及 在所述碳化硅衬底(10)的所述主表面(10a)上形成栅极绝缘膜(15)， 当在垂直于所述主表面(10a)的方向上看时，所述碳化硅衬底(10)包括第一单元区(CL1)和第二单元区(CL2)，所述第一单元区(CL1)和所述第二单元区(CL2)每个都具有多边形的外形并且共享所述多边形的一个边(M12)， 所述第一单元区(CL1)具有第一源极区(14a)、第一体区(13al)和第一漂移区(12al)，所述第一源极区(14a)具有第一导电类型，所述第一体区(13al)包围所述第一源极区(14a)，所述第一体区(13al)具有不同于所述第一导电类型的第二导电类型，当在垂直于所述主表面(10a)的方向上看时，所述第一体区(13al)具有所述多边形的外形，所述第一漂移区(12al)具有所述第一导电类型，所述第一漂移区(12al)通过所述第一体区(13al)与所述第一源极区(14a)分开， 所述第二单元区(CL2)具有第二源极区(14b)、第二体区(13bl)和第二漂移区(12bl)，所述第二源极区(14b)具有所述第一导电类型，所述第二体区(13bl)包围所述第二源极区(14b)，所述第二体区(13bl)具有所述第二导电类型，当在垂直于所述主表面(10a)的方向上看时，所述第二体区(13bl)具有所述多边形的外形，所述第二漂移区(12bl)具有所述第一导电类型，所述第二漂移区(12bl)通过所述第二体区(13bl)与所述第二源极区(14b)分开，所述第二漂移区(12bl)在所述多边形的所述一个边处被连接到所述第一漂移区(12al)， 当在垂直于所述主表面(10a)的方向上看时，所述碳化硅衬底(10)具有连接区(17)，所述连接区(17)被设置为包括所述一个边的端部(C0)、所述第一体区(13al)的最靠近所述端部的顶点(C1)和所述第二体区(13bl)的最靠近所述端部的顶点(C2)，所述连接区(17)被电连接到所述第一体区(13al)和所述第二体区(13bl)两者，所述连接区(17)具有所述第二导电类型， 当在平行于所述主表面(10a)的方向上看时，所述第一漂移区(12al)和所述第二漂移区(12bl)被设置在所述栅极绝缘膜(15)和所述连接区(17)之间， 在形成所述栅极绝缘膜(15)的步骤中，所述栅极绝缘膜(15)与所述第一源极区(14a)、所述第一体区(13al)、所述第一漂移区(12al)、所述第二源极区(14b)、所述第二体区(13bl)和所述第二漂移区(12bl)相接触地形成在所述主表面(10a)上， 所述连接区(17)、所述第一体区(13al)和所述第二体区(13bl)通过离子注入形成。2.根据权利要求1所述的制造碳化硅半导体器件(1)的方法，其中，所述第一漂移区(12al)和所述第二漂移区(12bl)两者通过外延生长来形成。3.根据权利要求1或权利要求2所述的制造碳化硅半导体器件(1)的方法，其中 当从所述连接区(17)看时，所述碳化硅衬底(10)进一步包括下漂移区(12a3、12b3)，所述下漂移区(12a3、12b3)被定位成与所述第一漂移区(12al)和所述第二漂移区(12bl)相反，并且被电连接到所述第一漂移区(12al)和所述第二漂移区(12bl)两者，并且 所述第一漂移区(12al)、所述第二漂移区(12bl)和所述下漂移区(12a3、12b3)在同一外延层形成步骤中形成。4.根据权利要求1或权利要求2所述的制造碳化硅半导体器件(1)的方法，其中，当在垂直于所述主表面(10a)的方向上看时，所述连接区(17)具有与多边形的外形一致的形状。5.根据权利要求1或权利要求2所述的制造碳化硅半导体器件(1)的方法，其中，所述第一漂移区(12al)和所述第二漂移区(12bl)中的每一个具有不大于lX1016cm3的杂质浓度。6.根据权利要求1或权利要求2所述的制造碳化硅半导体器件(1)的方法，其中 制备所述碳化硅衬底(10)的步骤包括以下步骤:形成碳化硅外延层(12)，所述碳化硅外延层(12)具有所述主表面(10a)并且具有所述第一导电类型； 通过执行到所述主表面(10a)中的离子注入来形成被设置为与所述主表面(10a)隔开的连接区(17);以及 通过执行到所述主表面(10a)中的离子注入来形成所述第一体区(13al)和所述第二体区(13bl)，所述第一体区(13al)被电连接到所述连接区(17)，所述第二体区(13bl)被电连接到所述连接区(17)。7.根据权利要求1或权利要求2所述的制造碳化硅半导体器件(1)的方法，其中 制备所述碳化硅衬底(10)的步骤包括以下步骤:形成碳化硅外延层(12)，所述碳化硅外延层(12)具有所述主表面(10a)并且具有所述第一导电类型； 通过执行到所述主表面(10a)中的离子注入来形成所述第一体区(13al)和所述第二体区(13bl)，所述第一体区(13al)暴露在所述主表面(10a)处，所述第二体区(13bl)暴露在所述主表面(10a)处；以及 通过执行到所述主表面(10a)中的离子注入来形成所述连接区(17)，所述连接区(17)被电连接到所述第一体区(13al)和所述第二体区(13bl)两者，所述连接区(17)被设置为与所述主表面(10a)隔开。8.根据权利要求6所述的制造碳化硅半导体器件(1)的方法，其中，通过额外地执行到所述碳化硅外延层(12)的所述主表面(10a)中的离子注入来形成所述第一漂移区(12al)和所述第二漂移区(12bl)两者。
【专利摘要】本发明涉及制造碳化硅半导体器件(1)的方法，包括以下步骤。当在垂直于主表面(10a)的方向上看时，碳化硅衬底(10)具有设置为包括一个边的端部(C0)、第一体区(13a1)的最靠近该端部的顶点(C1)和第二体区(13b1)的最靠近该端部的顶点(C2)的连接区(17)，连接区被电连接到第一体区和第二体区两者，连接区具有第二导电类型。当在平行于主表面的方向上看时，第一漂移区(12a1)和第二漂移区(12b1)设置在栅极绝缘膜(15)和连接区之间。连接区、第一体区和第二体区通过离子注入形成。因此，提供了通过简单的工艺制造碳化硅半导体器件以实现缓和栅极绝缘膜中的电场集中的方法。
【IPC分类】H01L21/336
【公开号】CN105405765
【申请号】CN201510450842
【发明人】日吉透
【申请人】住友电气工业株式会社
【公开日】2016年3月16日
【申请日】2015年7月28日
【公告号】DE102015214797A1, US20160071949