半导体装置的制作方法

专利名称：半导体装置的制作方法
技术领域：
本发明涉及一种半导体装置，特别是涉及一种有关于金氧半场效晶体
管(M0SFET),特别是涉及一种硅架空(Silicon-on-nothing; SON)的金氧半 场效晶体管的半导体装置。
背景技术：
随着集成电路的日渐微型化，金属氧化物半导体场效晶体管(即电晶 体，本文均称为晶体管)的尺寸须随之日益缩减并具有日益缩短的栅极。这 需要更浅的接面，特别是在低度掺杂的源极/漏极区与袋型区之间的接面。 然而，由于掺质的扩散，这使得难以将接面的深度缩减至约50埃(A)来达 到短通道效应控制，这样的接面深度对于未来更小尺寸的金氧半场效晶体 管而言为较佳接面深度。
使接面深度降低变得更为困难的原因为对于较小的金氧半场效晶体管 而言，袋型区需要更高的掺质浓度。然而，具有较重的袋型掺杂，可能会 引发几种负面的效应。例如，尽管短通道效应(Short Channel Effect; SCE) 与漏极(即汲极，本文均称为漏极)引发能障降低效应(Drain-induced Barrier Lowering; DIBL)可能较佳，但在通道区内栽子的栽子移动率会下 降，而导致较小的装置驱动电流。
为了解决这些问题，已提出硅架空金氧半场效晶体管。硅架空金氧半场 效晶体管在通道区下具有多个气隙(air-gaps)。因为这些气隙，使硅架空 金氧半场效晶体管的短通道效应获得改善，且也能降低漏电流的产生。不 过用以形成硅架空金氧半场效晶体管的制造过程也面临了挑战。例如，由 东京芝浦电气公司(Toshiba)所提出的形成气隙的制造过程。此制造过程包 含了在硅基板上形成平行的沟槽，且对硅基板进行退火以形成气隙，其中退 火造成了硅的迁移，且硅层密封住了气隙。此制造过程的缺点为在气隙上的 硅层的厚度大于期望的厚度，且硅层的厚度可能达到约0. 3微米"m),这 样的厚度已远大于期望的厚度，例如小于150埃。此外，也很难去控制硅 通道最后的厚度。由于制造过程的原因，难以降低气隙上的硅层厚度。
另 一个现有习知的制造过程包含形成硅锗层于硅基板上，再形成硅层 于所述的硅锗层上，接着形成栅极于硅层上，再形成源极/漏极凹陷，最后 对硅锗层进行蚀刻以形成所述的气隙。此制造过程似乎解决了前述问题。 然而，到目前为止，制造过程上的困难阻碍了此构想在硅基板上的实行。
3原因为在之后填充源极与漏极凹陷的过程中，填充材料会非预期地成长于 气隙中，因此所述的气隙会遭填满。因此需要一些新方法来形成具有硅架 空结构的金氧半场效晶体管。
由此可见，上述现有的半导体装置在结构与使用上，显然仍存在有不 便与缺陷，而亟待加以进一步改进。为了解决上述存在的问题，相关厂商 莫不费尽心思来谋求解决之道，但长久以来一直未见适用的设计被发展完
成，而一般产品又没有适切结构能够解决上述问题，此显然是相关业者急 欲解决的问题。因此如何能创设一种新型的半导体装置，实属当前重要研发 课题之一，亦成为当前业界极需改进的目标。
有鉴于上述现有的半导体装置存在的缺陷，本发明人基于从事此类产 品设计制造多年丰富的实务经验及专业知识，并配合学理的运用，积极加 以研究创新，以期创设一种新型的半导体装置，能够改进一般现有的半导 体装置，使其更具有实用性。经过不断的研究、设计，并经过反复试作样品 及改进后，终于创设出确具实用价值的本发明。

发明内容
本发明的目的在于，克服现有的半导体装置存在的缺陷，而提供一种 新型的半导体装置，所要解决的技术问题是使其藉由在气隙中形成介电层， 以确保气隙的形成，使硅架空金氧半场效晶体管的短通道效应获得改善， 且也能降低漏电流的产生，非常适于实用。
本发明的目的及解决其技术问题是采用以下技术方案来实现的。依据
本发明提出的一种半导体装置，包含 一栅极叠层； 一气隙，位于该栅极 叠层下； 一半导体层，垂直于该栅极叠层与该气隙之间；以及一第一介电 层，位于该半导体层之下且邻接于该半导体层，其中该第一介电层暴露于 该气隙。
本发明的目的及解决其技术问题还可采用以下技术措施进一步实现。 前述的半导体装置，其更包含一第二介电层位于该气隙之下且邻接于 该气隙。
前述的半导体装置，其更包含 一半导体基板.位于该第二介电层之下 且邻接于该第二介电层；以及一源极/漏极区，位于该栅极叠层的一侧上，其 中该源极/漏极区邻接于该半导体基板与该半导体层。
前述的半导体装置，其更包含多个半导体材料位于该气隙相对的多数 侧上且暴露于该气隙。
前述的半导体装置，其中所述的半导体材料不同于该半导体基板与该 半导体层的材料。
前述的半导体装置，其中所述的半导体层由硅所组成。前述的半导体装置，其更包含 一袋型区，位于该半导体层中；以及 一低度掺杂的源极/漏极区具有至少一部分位于该半导体层中。 前述的半导体装置，其中所述的第一介电层包含该半导体层的一氧化物。
前述的半导体装置，其中所述的半导体层的边缘垂直对齐该第一介电 层的边缘。
本发明与现有技术相比具有明显的优点和有益效果。由以上技术方案 可知，本发明的主要技术内容如下
为达到上述目的，本发明提供了一种半导体装置，包含一栅极叠层；一 位于栅极叠层下的气隙； 一半导体层，垂直的位于所述的栅极叠层与所述 的气隙之间；以及一第一介电层，位于所述半导体层下且邻接于所述半导 体层。所述的第一介电层暴露于气隙。
此外，为达到上述目的，本发明还提供了一种半导体装置，包含了一半 导体基板； 一气隙，位于所述的半导体基板上； 一半导体层，位于所述的 气隙上； 一栅极介电质，位于所述的半导体层上； 一栅极电极位于所述的 栅极介电质上； 一第一氧化层，位于所述半导体层下且邻接于所述半导体 层，其中所述第一氧化层是暴露于所述的气隙下；以及一第二氧化层，位 于所述半导体层上且邻接于所述半导体层。所述第二氧化层暴露于所述的 气隙。
另外，为达到上述目的，本发明另还提供了一种半导体装置，包含了一 硅基板； 一气隙，位于所述硅基板上； 一硅层，位于所述气隙上； 一栅极 介电质，位于所述硅层上； 一栅极电极，位于所述栅极介电质上； 一第一 氧化硅层，位于所述硅层与所述气隙之间； 一第二氧化硅层，位于所述硅 基板与所述气隙之间；以及一延伸到所述硅基板中的硅锗(SiGe)区。所述 硅锗区邻接于所述的硅层且暴露于所述的气隙。
再者，为达到上述目的，M明再提供了 一种形成半导体装置的方法，包 含提供一半导体基板；形成一半导体层所述半导体基板上；形成一气隙于 所述半导体基板与所述半导体层之间；形成一栅极介电质于所述半导体层 上；形成一栅极电极于所述栅极介电质上；形成一第一氧化层垂直于所述 半导体层与所述气隙之间；以及形成一第二氧化层垂直于所述半导体基板 与所述气隙之间。
再者，为达到上述目的，M朋再提供了 一种形成半导体装置的方法，包 含提供一硅基板；磊晶成长一牺牲层于所述的硅基板上；磊晶成长一硅层 于所述的牺牲层上；形成一栅极介电质于所述的硅层上；形成一栅极电极 于所述的栅极介电质上；形成一间隔壁于所述的栅极介电质与栅极电极的 侧壁上；沿着所述的间隔壁对所述的硅层、牺牲层及硅基板进行蚀刻，以形成一沟槽；移除所述的牺牲层以形成一气隙位于所述硅层与所述硅基板 之间；形成介电层于所述硅层与所述硅基板的暴露表面，其中所述介电层 包含第一部分位于所述的气隙中，而第二部分在所述的气隙外；移除介电 层的第二部分；以及蟲晶成长一半导体材料以填满所述的沟槽，其中所述 的半导体材料实质未填入所述的气隙中。
在密封气隙前，藉由在气隙中形成介电层，可实质排除半导体材料在 气隙中的不利生长，且因此可以成功地形成气隙。
借由上述技术方案，本发明半导体装置至少具有下列优点及有益效果
本发明藉由在气隙中形成介电层，以确保气隙的形成，使硅架空金氧 半场效晶体管的短通道效应获得改善，且也能降低漏电流的产生
综上所述，本发明藉由在气隙中形成介电层，以确保气隙的形成，使硅 架空金氧半场效晶体管的短通道效应获得改善，且也能降低漏电流的产生 本发明具有上述诸多优点及实用价值，其不论在产品结构或功能上皆有较 大改进，在技术上有显著的进步，并产生了好用及实用的效果，且较现有 的半导体装置具有增进的突出功效，从而更加适于实用，诚为一新颖、进
步、实用的新设计。
上述说明仅是本发明技术方案的概述，为了能够更清楚了解本发明的 技术手段，而可依照说明书的内容予以实施，并且为了让本发明的上述和 其他目的、特征和优点能够更明显易懂，以下特举较佳实施例，并配合附 图，详细"i兌明如下。


图1到图IO绘示根据本发明的 构剖面图。
20:基板
24:半导体层
28:栅极介电质
32:硬罩幕
Dl:深度
38:气隙
42:氧化硅层
422:部分
Tl:厚度
W:宽度
L:长度
50:袋型区
实施例的制造过程中各阶段产物的结
22:浅沟槽隔离区 26:半导体层 30:栅极电极 34:虚设间隔壁 36:凹陷 AA':剖面线 42:部分 423:部分
T2: 厚度 H: 高度 46: 半导体材料 5 2: 低度掺杂的源极/漏极区56:间隔壁 60:源极/漏极区
62:硅化区
具体实施例方式
为更进一步阐述本发明为达成预定发明目的所采取的技术手段及功 效，以下结合附图及较佳实施例，对依据本发明提出的半导体装置其具体实 施方式、结构、特征及其功效，详细说明如后。
有关本发明的前述及其他技术内容、特点及功效，在以下配合参考图 式的较佳实施例的详细说明中将可清楚呈现。通过具体实施方式
的说明，当 可对本发明为达成预定目的所采取的技术手段及功效得一更加深入且具体 的了解，然而所附图式仅是提供参考与说明之用，并非用来对本发明加以 限制。
请参阅图l所示，提供基板20。在一实施例中，基板20是利用块状硅 (Bulk Silicon)或其它常用的半导体材料所形成的。形成多个浅沟槽隔离 (Shallow Trench Isolation; STI)区22于基板20中以隔离元件区。由现 有习知的技术可知，浅沟槽隔离区22的形成可藉由在基板20上蚀刻出多 个凹陷，且接着利用介电材料来填满所述的凹陷所得。
半导体层24形成于基板20上，同时可作为牺牲层。在一较佳实施例中， 半导体层24至少包括硅锗(SiGe)，因此整篇说明内容中较佳的半导体层24 是以硅锗层来实施，当然也可以利用具有不同蚀刻特性的其它材料来形成 基板20上的半导体层24。较佳的是，硅锗层是利用选择性的磊晶生长法 (Selective Epitaxial Growth; SEG)来生长磊晶。在一示范实施例中，作 为半导体层24的硅锗层是在反应室中利用减压化学气相沉积法(Reduced Pressure Chemical Vapor Depos i t ion)所形成。前马区物可能分另'J包含含石圭 气体，例如四氢化硅(SiH4)，及含锗气体，例如四氬化锗(GeH4)。作为半 导体层24的硅锗层中锗的原子含量范围可约介于5%至30%之间，当然也可 以使用不同含量的硅锗层。作为半导体层24的硅锗层的厚度可大于100埃， 例如在100埃到800埃之间。然而，熟悉此通常技术者将会了解到整个内 容中所提到的厚度及其他尺寸都仅仅只是举例说明，实际应用上则会随着 集成电路的尺寸而有所改变。
接下来，半导体层26磊晶成长于作为半导体层24的硅锗层上。在一 较佳实施例中，半导体层26实质上利用与基板20相同的材料所形成，例 如纯或实质纯硅(尽管可原位掺杂(In-Situ Doped)或植入常用的掺质)。因 此，半导体层26在整篇说明内容中亦可称为硅层，当然其它与牺牲层具有 不同蚀刻特性的材料也可以使用。作为半导体层26的硅层的示范厚度介于 约50埃到300埃之间。图2绘示栅极叠层形成于半导体层26上，其中栅;f及叠层包含栅极介电 质28及栅极电极30。栅极介电质28较佳是包含常用的介电材料，例如氧 化物、氮化物、氮氧化物、高介电常数介电材料、上述材料的结合物与上 述材料的复合层。栅极电极30可由多晶硅所组成。替代性地，栅极电极30 的材料可为其它常用的传导性材料，例如金属、金属硅化物、金属氮化物 及上述材料的组合。硬罩幕32可由氮化硅所组成，其中硬罩幕32例如可 形成于栅极电极30上。如此技艺中的通常技术者所知，制作栅极介电质28、 栅极电极30及硬罩幕32时，可藉由在栅极介电层上堆迭硬罩幕层与栅极 电极层，接着图案化这些堆叠层。
图2亦绘示虛设(栅极)间隔壁(Dummy Spacers) 34的形成。虛设间隔壁 34的厚度范围可介于约50埃到约400埃之间。虚设间隔壁34可为单层结 构，包含常用的间隔材料，例如氮化硅、氮氧化硅、氧化硅、四乙基硅酸 盐(TEOS)氧化物及以上材料的组合。替代性地，每个虛设间隔壁34是一复 合层，其中此复合层包含了至少一层，例如一氮化硅层形成在一四乙基硅 酸盐氧化层上。
接下来，如图3所示，形成多个凹陷36。较佳的方式是，藉由沿着虛 设间隔壁34的边缘非等向性或等向性地蚀刻通过半导体层26、作为半导体 层24的硅锗层及基板20的方式来形成凹陷36。凹陷36的深度Dl的范围 可介于约150埃到约800埃之间，尽管深度D1可以更大或更小。在经过凹 陷化后，作为半导体层24的硅锗层的边缘暴露于凹陷36。
请参阅图4A所示，利用一蚀刻剂进行蚀刻以侵袭作为半导体层24的 硅锗层，但此蚀刻剂不会侵袭暴露于外的材料如基板20、作为半导体层26 的硅层及浅沟槽隔离区22。在此实施例中，半导体层24是由硅锗(SiGe) 所组成，而蚀刻剂可包含四氟化碳及含氧的气体。因此，可将作为半导体 层24的硅锗层移除，但其它暴露的材料实质上未受损害。在所产生的结构 中，形成气隙38，以隔离位于上面的作为半导体层26的硅层与位于下面的 基板20。可以理解的是，即使在图4A中显示作为半导体层26的硅层的底 下并没有任何支持物，对作为半导体层26的硅层及位于上面的栅极结构的 支持由浅沟槽隔离区22来提供，如图4B所示。图4B是沿着图4A中的垂 直平面剖面线A-A'所获得的剖面图。
请参阅图5所示，进行再氧化。在一实施例中，再氧化是在一含氧环 境下进行，且可利用热氧化来进行。在基板20与作为半导体层26的硅层 暴露表面会形成氧化硅层42,其中氧化硅层42包含在气隙38中的部分42,、 在凹陷36中的部分422及在作为半导体层26的硅层边缘上的部分"3。在 一实施例中，氧化硅层42的厚度Tl大于约5埃。
请参阅图6所示，进行干蚀刻，以移除氧化硅层42的部分4L及部分423。而氧化硅层42在气隙38的部分42,被保留了下来。在一示范实施例中， 干蚀刻所采用的蚀刻气体包含四氟化碳。虽然可在千烛刻中施加一偏压， 干蚀刻仍然保有等向性的组成，以致于可能有一部分位于虛设间隔壁34下 方的部分423可以完全的被移除，而使得作为半导体层26的硅层的边缘部 分得以显露出来。假如干蚀刻的水平蚀刻部分具有第一蚀刻速率，且干蚀 刻的垂直蚀刻部分具有第二蚀刻速率，所述的第一蚀刻速率对第二蚀刻速 率的比值范围可介于约0. 2到0. 5之间，且较佳的范围可介于约0. 3到0. 4 之间。在所产生的结构中，氧化硅层42的残余部分42,的厚度T2大于约3 埃。此外，残余的部分42,的长度L较佳是大于栅极电极30的宽度W。在所 形成的结构中，作为半导体层26的硅层的边缘与氧化硅层42的部分42, 的边缘实质上垂直对齐。
选择性地，可进行天然氧化物移除步骤，其中此天然氧化物移除步骤 可在干蚀刻后进行，且在随后的磊晶成长的前进行。天然氧化物移除步骤 可等向性的进行。然而，在替代实施例中，并没有进行天然氧化物移除步 骤。
请参阅图7所示，利用半导体材料46填满凹陷36。按照产生的金氧半 场效晶体管的型态，此填充材料可为硅、硅锗、硅碳或其它半导体材料。 半导体材料46的填充可利用选择性磊晶成长法来实施。可在选择性磊晶成 长过程中原位掺杂n型掺质或p型掺质。或者，在选择性磊晶成长过程中 不掺杂n型掺质或p型掺质。在填充硅碳的例子中，在半导体材料46中碳 的原子百分比可大于约P/。，且较佳的比例范围是，于约1%，， 3,之，。i在
40%之间。
由于氧化硅层42在气隙38中的部分42,以及选择性磊晶成长法的选择 性，半导体材料46将不会在气隙38中成长。在所形成的结构中，气隙38获 得保留且被密封住。相较之下，假如没有气隙38中的氧化硅部分42i，半导 体材料46将会成长在气隙38所暴露的半导体层26的部分以及基板20的 表面上，而气隙38最终将会被半导体材料46填满或实质填满。较佳的是, 半导体材料46的形成是共形的，虽然非共形的形成也是可接受的。
在图8中，移除虛设间隔壁34及硬罩幕32移除，以及利用植入方式 形成多个袋型区50。在所产生的金氧半场效晶体管为n型金氧半场效晶体 管的例子中，袋型区50是植入p型的杂质，例如硼(B)及/或铟(In)，可以 利用倾斜方式来进行植入。由于气隙38的关系，袋型区50的深度受限于 半导体层26的厚度，且之后的热退火无法增加袋型区50的深度。与现有 习知的没有气隙的金氧半场效晶体管相比，本发明的金氧半场效晶体管的 一有利特征在于可用非常低掺质浓度来掺杂袋型区50而不会引发较强的漏电流。在一示范实施例中，袋型区50的掺质浓度可低于约6E13/ cm 。
亦形成低度掺杂的源极/漏极区52，较佳是藉由掺杂n型掺质(在金氧 半场效晶体管是n型金氧半场效晶体管的例子中)或p型摻质(在金氧半场 效晶体管是P型金氧半场效晶体管的例子中)的方式。低度掺杂的源极/漏 极区52的掺杂可为垂直掺入。再者，低度掺杂的源极/漏极区52的深度受 限于半导体层26的厚度，因此可形成很浅的低度掺杂的源极/漏极区52。
图9绘示出多个间隔壁56、多个源极/漏极区60及多个硅化区62的形 成。间隔壁56的厚度可等于、大于或小于虛设间隔壁34(请参阅图7)的厚 度。源极/漏极区60的形成可藉由掺杂适当型态的掺质来完成。接着，形 成硅化区62。熟悉此技艺者已知，可藉由全面沉积一薄金属层，例如镍(Ni)、 钴(Co)等等，来形成硅化区62。接着加热基板，使硅与所接触的金属产生 反应。在反应过后，可在硅与金属之间形成金属硅化层。利用仅会侵袭此 金属但不会侵袭硅化区62的蚀刻剂来移除未反应的金属。
藉由在半导体材料46填满凹陷之前，形成氧化物于气隙38内，半导 体材料46将不会在气隙38内生长。这样可确保气隙38的形成。因此，形 成了硅架空的金氧半场效晶体管。如图10所示，本发明的实施例的有利特 征在于气隙38可具有极大的高度H,而不用担心半导体材料46会填满气隙 38。因此，此气隙38的底部可实质上等高于或甚至低于源极/漏极区60的 底部。由于气隙具有很大的高度，源极/漏极接面间的贯穿效应 (Punch-Through)可获得实质消除。
以上所述，仅是本发明的较佳实施例而已，并非对本发明作任何形式 上的限制，虽然本发明已以较佳实施例揭露如上，然而并非用以限定本发 明，任何熟悉本专业的技术人员，在不脱离本发明技术方案范围内，当可利 用上述揭示的技术内容作出些许更动或修饰为等同变化的等效实施例，但 凡是未脱离本发明技术方案的内容，依据本发明的技术实质对以上实施例 所作的任何简单修改、等同变化与修饰，均仍属于本发明技术方案的范围 内。
权利要求
1、一种半导体装置，其特征在于其包含一栅极叠层；一气隙，位于该栅极叠层下；一半导体层，垂直于该栅极叠层与该气隙之间；以及一第一介电层，位于该半导体层之下且邻接于该半导体层，其中该第一介电层暴露于该气隙。
2、 根据权利要求l所述的半导体装置，其特征在于其更包含一第二介 电层位于该气隙之下且邻接于该气隙。
3、 根据权利要求2所述的半导体装置，其特征在于其更包含 一半导体基板，位于该第二介电层之下且邻接于该第二介电层；以及 一源极/漏极区，位于该栅极叠层的一侧上，其中该源极/漏极区邻接于该半导体基板与该半导体层。
4、 根据权利要求1所述的半导体装置，其特征在于其更包含多个半导 体材料位于该气隙相对的多数侧上且暴露于该气隙。
5、 根据权利要求4所述的半导体装置，其特征在于其中所述的半导体 材料不同于该半导体基板与该半导体层的材料。
6、 根据权利要求l所述的半导体装置，其特征在于其中所述的半导体 层由硅所组成。
7、 根据权利要求1所述的半导体装置，其特征在于其更包含 一袋型区，位于该半导体层中；以及一低度掺杂的源极/漏极区具有至少 一部分位于该半导体层中。
8、 根据权利要求1所述的半导体装置，其特征在于其中所述的第一介 电层包含该半导体层的一氧化物。
9、 根据权利要求1所述的半导体装置，其特征在于其中所述的半导体 层的边缘垂直对齐该第一介电层的边缘。
全文摘要
本发明是有关于一种半导体装置，包含一栅极叠层；一气隙，位于所述栅极叠层下；一半导体层，垂直位于所述栅极叠层与所述气隙之间；以及一第一介电层，位于所述的半导体层之下且邻接于所述半导体层。而所述的第一介电层是暴露于所述的气隙，藉由在气隙中形成介电层，以确保气隙的形成，使硅架空金氧半场效晶体管的短通道效应获得改善，且也能降低漏电流的产生。
文档编号H01L29/06GK101609842SQ200810161878
公开日2009年12月23日 申请日期2008年10月13日 优先权日2008年6月20日
发明者张智胜, 王大维 申请人:台湾积体电路制造股份有限公司