专利名称：半导体装置的制作方法
技术领域：
本发明涉及在下垫板上横向排列地搭载两个芯片并进行树脂密封的所谓的SIP ( System In Package )型的半导体装置。
技术背景图9是示出在较大的下垫板上横向排列搭载有两个芯片的现有技术 的半导体装置的平面闺。在下垫板31上搭载有两个芯片16、 17。此处， 下垫板31比芯片16、 17大。通过多个引线20分别连接芯片16、 17和 多个内部导线15,芯片16、 17彼此连接。在芯片16、 17之间，在下垫 板31上形成狭缝32。在该半导体装置的制造步骤中，在下垫板31上搭 载芯片16、 17时，对下垫板31的端部以及狭缝32作标记，进行对位。 并且，在专利文献2中记载了在下垫板上搭载一个芯片的半导体装置， 其中在下垫板上设置标记。近年来，为了改进温度循环性，提出了下使垫板比芯片小的半导体的半导体装置(例;，口参考专利文献1 )。 ' 专利文献1 特开2003 - 110082号公寺艮 专利文献2 特开2007 - 35853号公报对半导体芯片进行树脂密封的塑模树脂和金属制下垫板的粘合'性 一般不好，所以容易在塑模树脂和下垫板的芯片搭载面的背面之间产生 剥离。实际上，在温度循环试验中看到剥离。因此，在下垫板上横向排 列地搭载多个芯片的半导体装置中，也进行小下垫板化。在该小下垫板 化中，发明者发现了下面的研究事项。(1 )横向排列地搭载的芯片彼此为了电连接而直接以引线进行接 合。并且，在树脂密封时，由于该引线阻碍了树脂的流动，所以引线和 下垫板之间难以注入树脂。但是，在图9的半导体装置中，通过为了芯 片搭载时的对位而使用的狭缝32注入树脂。在小下垫板化的情况下， 也必须研究在连接芯片间的引线之下容易注入树脂的结构。(2)在没有设置与如图9的芯片并列的方向垂直地延伸的纵长的 狭缝32的情况下，需要研究在向下垫板搭载芯片时应该怎样地构成在 两个芯片的对位中使用的标记。发明内容为了解决上述技术问题，本发明的目的是得到横向排列地搭载两个 芯片并直接以引线连接两个芯片间的防止树脂密封泄漏的半导体装置。此外，本发明的另一目的是得到在下垫板上横向排列地搭载两个芯 片时容易进行芯片的对位的半导体装置。本发明的一实施例的半导体装置具备横向排列地配置的第一以及 第二下垫板；多个内部导线；在第一以及第二下垫板上分别搭载的第一 以及第二芯片；设置在第 一 以及第二芯片与多个内部导线之间并在第一 芯片和第二芯片的排列方向上延伸的横条；多个引线；第一以及第二下 垫板；对这些进行密封的树脂。横条具有标记，该标记在第一芯片和第 二芯片的排列方向上设置在相当于第一芯片和第二芯片之间的位置。本发明另一实施例的半导体装置具备金属造的搭栽构件；搭载在 该搭载构件的主面上的第一芯片；以与第一芯片离开地在第一方向上排 列的方式搭载在搭载构件的主面上的第二芯片；在第一以及第二芯片的 周围配置的多个内部导线；将第一以及第二芯片与多个内部导线分别连 接的多个第一引线；将第一芯片以及第二芯片连接的多个第二引线；对 多个内部导线、笫一以及第二芯片、多个第一引线和多个第二引线进行密封的树脂，搭载构件的主面具有分别 一体地构成的与第 一 芯片重叠的 第一部分、与第二芯片重叠的第二部分、位于第一芯片和第二芯片之间 的第三部分，第 一部分的面积比第一芯片的与搭载构件相面对的面的面 积小，第二部分的面积比第二芯片的与搭载构件相面对的面的面积小，第一部分具有与主面垂直的方向以及第一方向垂直的第二方向上的宽 度比第三部分的第二方向上的最大宽度大的部分，第二部分具有第二方向 上的宽度比第三部分的第二方向上的最大宽度大的部分。根据该实施例的半导体装置，由于在第 一以及第二芯片与多个内部导线之间设置的横条上设置有标记，所以在下垫板上横向排列地搭载两个芯片时容易进行芯片的对位。此外，根据另一实施例的半导体装置，由于对分别搭载离开地配置的两个芯片的搭载构件的搭载部分(第一以及第二部分)连结的连结部
分(第三部分)的宽度比该搭载部分的宽度小，所以在连接芯片间的引 线的下容易注入树脂。
图1是示出本发明实施方式1的半导体装置的内部的平面图。图2是图1的A-A'的截面图。图3是用于说明本发明实施方式1的半导体装置的制造步骤的平面图。图4是用于说明本发明实施方式1的半导体装置的制造步骤的平面图。图5是放大突起部分后的平面图。 图6是示出本实施方式1的标记的变形例的平面图。 图7是用于说明本实施方式2的半导体装置的变形例的平面图。 图8是用于说明本实施方式2的半导体装置的变形例的平面图。 图9是示出在较大的下垫板上横向排列地搭载两个芯片的现有的半 导体装置的平面图。图10是图1的B-B'的截面图。图11是放大图4的芯片搭载部分后的平面图。
具体实施方式
实施方式1图1是示出本发明实施方式的半导体装置的内部的平面图，图2是 图1的A-A'的截面图。图10是图1的B-B'的截面图。第一下垫板 11 (第一部分)和第二下垫板12 (第二部分)横向排列地配置。第一以 及第二下垫板ll、 12由悬挂导线13支撑，两者都由连接导线14连接。 第一以及第二下垫板ll、 12、连接导线14及悬挂导线13构成使金属部 件一体成型的金属制的搭载构件。在第一以及笫二下垫板11、 12的周 围配置有多个内部导线15。对于第一芯片16来说，主面与第一下垫板11重合，并且利用膏(未 图示)被搭载在第一下垫板11的主面上。此外，对于第二芯片17来说， 以与第一芯片16离开并且在第一方向上排列的方式，使主面与第二下 垫板12重合，并且利用膏(未图示)被搭载在第二下垫板12的主面上。 在此，第一以及第二下垫板ll、 12分别比第一以及第二芯片16、 17小。 此外，第二芯片17的侧面和第一芯片16的侧面在第一方向上隔开间隔 对置配置。对于由分别不同的两条悬挂导线13的组支撑的两条横条18来说， 从与搭载构件的芯片搭载面垂直的方向观察，位于第一以及第二芯片 16、 17和多个内部导线15的一部分(支撑各横条18的两条悬挂导线之 间排列的导线组)之间地设置，并且沿着第一芯片16和第二芯片17的 排列方向(第一方向)延伸。即，横条18以夹着第一以及第二芯片16、 17对置的方式设置两条。此外，由两条悬挂导线13支撑的不同的横条 22设置在第二芯片17和多个内部导线15的另一部分的导线(在支撑横 条22的两条悬挂导线之间排列的导线组)之间，并且在与横条18的延 伸方向正交的方向上延伸。在本实施方式中，将横条18、 22与搭载构 件一体成型。将该搭载构件电接地，所以横条18、 22也电接地。此外，在两条横条18上，分别在与第一i以及第二芯片16、 17对置 的侧面，在朝向笫一芯片16和第二芯片17之间的离开部分的位置设置 突起19作为标记。即，在两条横条18上，分别在第一芯片16和第二 芯片17的排列方向上，在相当于第一芯片16和第二芯片17之间的位 置设置突起19作为标记。突起19从横条18的侧面向配置第一以及第 二下垫板ll、 12的方向突出，在一黄条18的延伸方向(第一方向)上具 有能够识别程度的预定宽度。通过多个引线20，分别连接第一以及第二芯片16、 17和多个内部 导线15或横条18,连接第一芯片16和第二芯片17。在此，如图10所 示，将连接第一以及第二芯片16、 17和内部导线15的引线20作为第 一引线20a,将连接笫一芯片16和第二芯片17的引线20作为第二引线 20b。并且，这些第一以及第二下垫板11、 12、多个内部导线15、第一 以及第二芯片16、 17、多个引线20及横条18由树脂21密封。说明上述半导体装置的制造步骤。首先，准备如图3所示地形成的 导线框。实际上，在一个导线框上，如图3所示，设置多个构图后的部 分，但是，为了方便，仅示出针对一个封装件的导线框部分。两条横条 18分别设置在第一以及第二下垫板11、 12和排列在支撑横条18的两个 悬挂导线之间的内部导线15之间，在与第一以及第二下垫板11、 12之 间以及与该内部导线15之间分别存在间隙。横条22设置在第二下垫板 12和排列在支撑横条22的两个悬挂导线之间的内部导线15之间，并且 在与第二下垫板12之间以及与该内部导线15之间分别存在间隙。接下来，如图4所示，将第一以及第二芯片16、 17搭载在下垫板 11、 12上。在图3的搭载构件的带有斜线图案的两个部分，分别搭载第 一以及第二芯片16、 17。在本实施方式中，采用下垫板ll的面积比第 一芯片16的面积小、下垫板12的面积比笫二芯片17的主面的面积小 的所谓的小下垫板。并且，规定第一芯片16的与搭载构件对置的矩形主面的周边的四个边具有不与搭载构件重叠的部分，规定第二芯片17 的与搭载构件对置的矩形主面的周边的四个边具有不与搭载构件重叠的部分。图11是放大图4的芯片搭载部分后的平面图(设置在各个芯片上 的焊盘在图中省略)。在图中，第一方向是第一以及第二芯片16、 17 排列的方向，第二方向是与和搭载构件的主面垂直的方向以及第一方向 都垂直的方向。第一芯片16的与搭载构件相面对的第一面具有在第一方向上相面 对的长边16a (第三边)以及长边16b、在第；方向上相面对的短边16c (第一边)以及短边16d(第二边)。长边16a在第一点16e与短边16c 交叉、在第二点16f与短边16d交叉。笫二芯片17的与搭载构件相面对的第二表面具有在第一方向上相 面对的长边17a(笫六边)以及长边17b、在第二方向上相面对的短边 17c (第四边)以及短边17d (第五边)。长边17a在第三点17e与短边 17c交叉、在第四点17f与短边17d交叉。第一芯片16的第一面具有不与搭载构件重叠的部分A(第四部分)、 部分B (第五部分)以及部分C。部分A是由从第一点16e连续的短边 16c的至少一部分、从第一点16e连续的长边16a的一部分和下垫板11 的外边缘包围的部分。部分B是由从第二点16f连续的短边16d的至少 一部分、从第二点16f连续的长边16a的另一部分和下垫板11的外边缘 包围的部分。部分C是由长边16b的几乎全部和下垫板11的外边缘包 围的部分。第二芯片17的第二面具有不与搭载构件重叠的部分D(第六部分)、 部分E(笫七部分)和部分F。部分D是由从第三点17e连续的短边17c 的几乎全部、从第三点17e连续的长边17a的一部分和下垫板12的外边
缘包围的部分。部分E是由从第四点17f连续的短边17d的几乎全部、 从第四点17f连续的长边17a的另 一部分和下垫板12的外边缘包围的部 分。部分F是由长边17b的至少一部分和下垫板12的外边缘包围的部 分。对于第一以及第二芯片来说，在部分A-F与密封树脂21粘合。并且，下垫板11、 12的形状是小下垫板即可，不限定为上述的结 构。例如，第一芯片16的短边16c与短边17c相同地，全部不与搭载构 件重叠也可以。短边16d也可以全部不与搭载构件重叠。第二芯片的短 边17c与短边16c相同地，仅从第三点17e连续一部分不与搭载构件重 叠也可以。短边17d也可以仅从第四点17f连续一部分不与4荅载构件重 叠。搭载构件的主面具有分别一体构成的与第一芯片16重叠的第一部 分(下垫板11的主面)、与第二芯片17重叠的第二部分(下塾板12 的主面)、位于第一芯片16与第二芯片17之间的第三部分(连接导线 14的主面)。第一部分的面积比第一芯片16的与搭载构件相面对的面 的面积小。第二部分的面积比第二芯片17的与搭载构件相面对的表面 的面积小。并且，位于两个芯片16、 17之间的搭载构件的部分(连接导线14) 的最大宽度Y比沿着与该宽度Y相同的方向(第二方向)的芯片16、 17的宽度的任何一个都小，从而使下垫板变小。具体地，第一部分(下 垫板11的主面)具有第二方向的宽度W1比第三部分(连接导线14的 主面)的第二方向的最大宽度Y大的部分。第二部分(下垫板12的主 面)具有第二方向的宽度W2比第三部分(连接导线14的主面)的笫 二方向的最大宽度Y大的部分。在芯片16、 17向下垫板的搭载中，例如，在下垫板ll、 12上涂布 膏之后，按压在下垫板ll、 12上，由此，分别将第一以及第二芯片16、 17接合在搭载构件上。此时，通过将突起19作为标记，从而容易进行 第一以及第二芯片16、 17的对位。在第一以及第二芯片的没有搭载在 搭载构件上的一侧的主面上，形成进行信号交换的焊盘以及接受电源电 压和接地电压的焊盘。在搭载芯片之后，笫一以及第二芯片16、 17和 多个内部导线15由引线接合法连接，并且，在第一以及第二芯片16、 17之间，对分别沿其对置的两边排列的焊盘彼此进行引线接合。此外， 第二芯片17的焊盘的一部分被引线接合到横条22上，提供接地电平的 电压。在引线接合之后，通过进行树脂密封，从而制造出图l所示的上 述半导体装置。这样，由于使连接导线14的宽度比小下垫板化的下垫板11、 12的 宽度小，所以，在第一以及第二芯片16、 17间的狭小间隙中流入树脂 21时的障碍变少。因此，如图10所示，由于能够确保从下侧的树脂21 的流入路径，所以可以确实地进行引线20b下侧的树脂密封。但是，这样，在采用小下垫板的半导体装置的情况下，在下垫板上 搭载芯片时，将下垫板的端部或在下垫板上设置的狭缝等作为标记，不 能对芯片进行对位。 一个理由是因为在尺寸较小的下垫板部分上加工并 设置狭缝这样的标记会担心下垫板的强度降低。因此，以夹着第一以及 第二芯片16、 17而对置的方式设置两条横条18。并且，在这两条横条 18上，分别在第一芯片16和第二芯片17之间设置突起19作为标记。 这样，通过设置两个标记，由此，能够检测第一以及第二芯片16、 17 的转动偏移。图5是放大突起的部分的平面图。在第一芯片16和第二芯片17的 排列方向(第一方向)上的突起19的宽度WA比第一芯片16和第二芯 片17彼此对置的侧面之间的间隔LA小。并且，突起19突出的长度WB 比与第一方向正交的方向上的横条18和第一芯片16的间隔LB16以及 与第一方向正交的方向上的横条18和第二芯片17的间隔LB17的任何 一个都小。由此，在将第一以及第二芯片16、 17搭载在搭载构件上时， 可以防止第一以及第二芯片16、 17与突起19接触而受到损伤。在此，具体地说明将芯片16搭载到搭载构件上时的对位方法。首 先，使用笫一芯片焊接(diebond)装置，依次重复在下垫板11上对第 一芯片16进行芯片焊接的第一芯片焊接步骤，由此，将多个第一芯片 16搭载到各下垫板11上。此间，在将针对一个封装件的第一芯片16搭 载到搭载构件的下垫板11上之后，测量第一芯片16的侧面和突起19 的边缘的间隔X1 (参考图5)。虽然没有图示，但是，对设置在相反侧 的横条18上的突起19的间隔也同样地进行。在间隔XI超过所希望的 范围的情况下，在针对下一个封装件的第一芯片16的芯片焊接时，基 于之前的以第一芯片16测量的X1，调整笫一芯片焊接装置，使得在从 此要进行芯片焊接的第一芯片16的侧面和突起19的边缘的间隔XI成 为所希望的位置，将第一芯片16搭载在搭载构件上。
按每个第一芯片焊接步骤所测量的间隔XI在所希望的范围内被测 量到的次数连续预定次数的情况下，在之后的第 一芯片焊接步骤中不进行间隔X1的测量，作为第一芯片16的芯片焊接位置被适当地调整后的 状态，在第一芯片焊接装置中依次对第一芯片16进行芯片焊接。突起 19的两边缘和芯片16、 17的侧面的间隔X1、 X2的各自的上述所希望 的范围例如为0.2mm以内，优选地为O.lmm以内，更严才各地为0.05mm 以内。接下来，使用另一个笫二芯片焊接装置，对于完成了搭载第一芯片 16的搭载构件，依次重复在下垫板12上对第二芯片进行芯片焊接的第 二芯片焊接步骤。由此，将多个第二芯片17搭载到各个下垫板12上。 此间，在将某一个第二芯片16搭载到搭载构件的下垫板12上之后，测 量第二芯片17的侧面和突起19的另一边缘的间隔X2 (参考图5)。虽 然没有图示，但是，对于设置在相反侧的横条18上的突起19的间隔也 同样地进行。在间隔X2超过所希望的范围的情况下，在针对下一个封 装件的第二芯片17的芯片焊接时，基于之前的以第二芯片17测量的 X2，调整第二芯片焊接装置，使得在从此要进行芯片焊接的第二芯片 17的侧面和突起19的边缘的间隔X2成为所希望的位置，将第二芯片 17搭载在搭载构件上。按每个第二芯片焊接步骤中测量的间隔X2被测量为在所希望的范 围内的次数连续了预定次数的情况下，在之后的第二芯片焊接步骤中不 进行间隔X2的测量，在第一芯片的芯片焊接位置被正确调整的状态下 的第二芯片焊接装置中依次对第二芯片17进行芯片焊接。并且，作为两个芯片的对位的标记，如果能够识别横条的延伸方向 上的标记宽度，则如图6所示，标记也可以是在横条18的与第一以及 第二芯片对置的侧面上所形成的凹部23。凹部23的宽度为第一芯片和 第二芯片之间的间隔LA。如果凹部23的两边缘和芯片16、 17的侧面 的各自的间隔为能够允许的范围内，例如为士0.2mm以内，优选地为 士O.lmm以内，更严格地为士0.05mm以内，则第一以及第二芯片12对置 的各自的侧面也可以与凹部23对应的边缘错开。此外，在横条上设置 标记的区域不限于与芯片对置的侧面。若是在横条的延伸方向上的芯片 之间的离开部分的位置，也可以是横条的上表面、相反侧侧面。实施方式2 在本实施方式2中，如图7所示，不像实施方式1那样地在横条18 上设置标记，而是在连接导线14上设置凹部24作为标记。即，搭载构 件具有位于第一以及第二芯片16、 17之间并且连结第一下垫板11 (第 一部分)和第二下垫板12 (第二部分)的连接导线14 (第三部分)。 并且，通过连接导线14,在从第一下垫板11到第二下垫板12连续的侧 面，设置有向该侧面的内侧的方向凹陷的凹部24。该凹部24的底面部 分至少位于连接导线14上。并且，如图8所示，第一以及第二芯片16、 17搭载在下垫板11、 12上。其他结构与实施方式1相同。这样，在将 芯片16、 17向下垫板搭载时，将凹部24作为标记，由此，能够容易地 进行第一以及笫二芯片16、 17的对位。符号说明11是第一下垫板(第一部分)，12是第二下垫板(笫 二部分)，14是连接导线(第三部分)，15是内部导线，16是第一芯 片，17是第二芯片，18是横条，19是突起(标记)，20是引线，21是 树脂，23、 24是凹部(标记)。
权利要求
1. 一种半导体装置，其特征在于，具备横向排列地配置的第一以及第二下垫板；在所述第一以及第二下垫板的周围配置的多个内部导线；在所述第一以及第二下垫板上分别搭载的第一以及第二芯片；设置在所述第一以及第二芯片与所述多个内部导线之间并在所述第一芯片和所述第二芯片的排列方向上延伸的横条；分别连接所述第一以及第二芯片和所述多个内部导线且连接所述第一芯片和所述第二芯片的多个引线；对所述第一以及第二下垫板、所述多个内部导线、所述第一以及第二芯片、所述多个引线及所述横条进行密封的树脂，所述横条具有在所述第一芯片和所述第二芯片的排列方向上，设置在相当于所述第一芯片和所述第二芯片之间的位置上的标记。
2. 根据权利要求1的半导体装置，其特征在于， 所述横条电接地。
3. 根据权利要求1或2的半导体装置，其特征在于， 所述横条以夹着所述第一以及第二芯片对置的方式设置有两条，该两条横条分别具有设置在所述第 一芯片和所述第二芯片之间的 标记。
4. 根据权利要求1或2的半导体装置，其特征在于， 所述第 一以及第二下垫板比所述第 一以及第二芯片小。
5. —种半导体装置，其特征在于，具备搭载构件；第一芯片，使其主面与所述搭载构件的第一部分 重合地搭载在所述搭载构件上；第二芯片，使其主面与和所述搭载构件 的所述搭载面的所述第一部分不同的第二部分重合地搭载在所述搭载 构件上，并且，其侧面与所述第一芯片的侧面在第一方向上隔开间隔地 对置配置；在所述第一以及第二芯片的周围配置的多个内部导线；以位 于所述第一以及第二芯片与所述多个内部导线的一部分之间的方式设 置并沿所述第一方向延伸的横条；将所述第一以及第二芯片与所述多个 内部导线连接的多个引线；对所述第一以及第二芯片、所述搭载构件、 所述多个内部导线、所述横条及所述多个引线进行密封的树脂，所述横条具有标记，该标记设置在与所述第一以及第二芯片对置的 所述横条的侧面并与所述第 一 芯片和第二芯片之间的离开部分相面对 并且在所述笫一方向上具有预定宽度。
6. 根据权利要求5的半导体装置，其特征在于， 所述横条电接地。
7. 根据权利要求5的半导体装置，其特征在于，所述标记是从所述横条的侧面向配置有所述第 一以及第二芯片的 方向突出的突起。
8. 根据权利要求7的半导体装置，其特征在于， 所述突起突出的长度比与所述第一方向正交的方向上的所述横条和所述第 一芯片的间隔以及与所述第 一方向正交的方向上的所述横条 与所述第二芯片的间隔中的任何一个都小。
9. 根据权利要求7或8的半导体装置，其特征在于， 所述第一方向上的所述标记的宽度比所述第一以及第二芯片的彼此对置的侧面之间的间隔小。
10. 根据权利要求5的半导体装置，其特征在于， 还具备设置在所述第一以及第二芯片与所述多个内部导线的另一部分之间并且设置在与所述横条夹着所述第一以及笫二芯片的位置上 的另一横条，所述另 一横条具有标记，该标记设置在与所述第 一 以及第二芯片对 置的所述另 一 横条的侧面并且以与所述第 一 芯片和第二芯片之间的离 开部分相面对的方式设置。
11. 根据权利要求10的半导体装置，其特征在于， 所述横条以及另 一横条电接地。
12. 根据权利要求IO的半导体装置，其特征在于， 所述标记是从所述横条的侧面向所述第 一以及第二芯片的方向突出的突起，所述另 一 标记是从所述另 一 横条的侧面向所述第 一 以及笫二芯片 的方向突出的突起。
13. 根据权利要求5-8、 10~ 12的任一项的半导体装置，其特征在于，所述搭载构件的所述第 一 部分的面积比所述第 一 芯片的主面的面 积小，所述搭载构件的所述第二部分的面积比所述第二芯片的主面的面 积小， 规定与所述第 一 芯片的所述搭载构件对置的主面的四边具有不与 所述搭载构件重叠的部分，规定与所述第二芯片的所述搭载构件对置的 主面的四边具有不与所述搭载构件重叠的部分。
14. 一种半导体装置，其特征在于，具备搭载构件；第一芯片，使其主面与所述搭载构件的第一部分 重合地搭载在所述搭载构件上；第二芯片，使其主面与和所述搭载构件 的所述搭载面的所述第一部分不同的第二部分重合地搭载在所述搭载 构件上，并且，其侧面与所述第一芯片的侧面在所述第一方向上隔开间 隔地对置配置；多个内部导线，配置在所述笫一以及第二芯片的周围； 将所述第一以及第二芯片与所述多个内部导线连接的多个引线；对所述 第一以及第二芯片、所述搭载构件、所述多个内部导线及所述多个引线进行密封的树脂，所述搭载构件具有位于所述第一以及第二芯片之间并且连结所述 第一部分和所述第二部分的第三部分，通过所述第三部分，在从第一部分到所述第二部分连续的侧面设置 向所述侧面的内侧的方向凹陷的凹部，所述凹部的底面部分至少位于所 述第三部分。
15. —种半导体装置，其特征在于，具备金属制的搭载构件；搭载在该搭载构件的主面上的第一芯片； 以与所述第 一芯片离开地在第 一方向上排列的方式搭载在所述搭载构 件的所述主面上的第二芯片；在所迷第一以及第二芯片的周围配置的多 个内部导线；将所述第一以及第二芯片与所述多个内部导线分别连接的 多个第一引线；将所述第一芯片和所述笫二芯片连接的多个第二引线； 对所述多个内部导线、所述第一以及第二芯片、所述多个第一引线及所 述多个第二引线进行密封的树脂，所述搭载构件的所述主面具有分别 一 体地构成的与所述第 一 芯片 重叠的第一部分、与所述第二芯片重叠的第二部分、位于所述第一芯片 和所述第二芯片之间的第三部分，所述第 一 部分的面积比所述第 一 芯片的与所述搭载构件相面对的 面的面积小，所述笫二部分的面积比所述第二芯片的与所述搭载构件相面对的 面的面积小，所述第一部分具有与所述主面垂直的方向以及所述第一方向都垂 直的第二方向上的宽度比所述第三部分的所述第二方向上的最大宽度大的部分，所述第二部分具有所述第二方向上的宽度比所述第三部分的所述 第二方向上的最大宽度大的部分。
16.根据权利要求15的半导体装置，其特征在于，所述第一芯片的与所述搭载构件相面对的第一面具有第一边；在 所述第二方向上与所述第一边相面对的第二边；在第一点与所述第一边 交叉并且在第二点与所述第二边交叉的笫三边，所述第二芯片的与所述搭载构件相面对的第二面具有第四边；在 所述第二方向上与所述第四边相面对的第五边；在第三点与所述第四边 交叉、在第四点与所述第五边交叉并且在所述第一方向上与所述第三边 相面对的第六边，所述第一面具有第四部分，包含从所述第一点连续的所述第一边 的至少一部分和从所述第一点连续的所述第三边的一部分并且不与所 述搭载构件重叠；笫五部分，包含从所述第二点连续的所述第二边的至 少一部分和从所述第二点连续的所述第三边的另一部分、并且不与所述 搭载构件重叠，所述第二面具有第六部分，包含从所述第三点连续的所述第四边 的至少一部分和从所述第三点连续的所述第六边的一部分并且不与所 述搭载构件重叠；第七部分，包含从所述第四点连续的所述第五边的至 少一部分和从所述第四点连续的所述第六边的另一部分、并且不与所述 搭载构件重叠。
全文摘要
本发明涉及半导体装置。能够得到在下垫板上横向排列地搭载两个芯片时容易进行芯片的对位的半导体装置。在横向排列地配置的第一以及第二下垫板(11)、(12)的周围配置多个内部导线(15)。将第一以及第二芯片(16)、(17)分别搭载在所述第一以及第二下垫板(11)、(12)上。在第一芯片(16)和第二芯片(17)的排列方向上延伸的横条(18)设置在第一以及第二芯片(16)、(17)与多个内部导线(15)之间。通过多个引线(20)，分别连接第一以及第二芯片(16)、(17)与多个内部导线(15)，连接第一芯片(16)和第二芯片(17)。这些由树脂(21)密封。在横条(18)上，在第一芯片(16)和第二芯片(17)的排列方向上，在相当于第一芯片和第二芯片之间的位置上，设置突起(19)作为标记。
文档编号H01L23/544GK101399258SQ200810161939
公开日2009年4月1日 申请日期2008年9月27日 优先权日2007年9月28日
发明者三角和幸, 畑内和士 申请人:株式会社瑞萨科技