专利名称：制造半导体器件的方法
技术领域：
本发明涉及制造半导体器件的方法。
背景技术：
随着信息处理技术的发展，半导体器件逐渐实现小型化并且集成化。 因此，半导体器件的栅电极尺寸逐渐变小。因此，在制造半导体器件时， 降低栅电极的电阻是非常重要的。
发明内容
本发明的实施例提供制造半导体器件的方法，其中该方法包括形成具有 低电阻的栅电极。
在实施例中，制造半导体器件的方法可以包括以下步骤在半导体衬底
上形成绝缘层；在该绝缘层上形成牺牲层(sacrificial layer);在该牺牲层中 形成沟槽以暴露部分该绝缘层；在该牺牲层上和在该沟槽中形成金属层；在 该金属层上形成第一多晶硅层；以及通过使该金属层与该多晶硅层反应形成 栅电极。
在另一个实施例中，制造半导体器件的方法可以包括以下步骤在半导 体衬底上形成绝缘层；在该绝缘层上形成牺牲层；在该牺牲层中形成沟槽以 暴露部分该绝缘层；在该牺牲层上和该沟槽中形成第一栅材料层；在该第一 栅材料层上形成第二栅材料层；以及通过使该第一栅材料层与该第二栅材料 层反应形成栅电极。
根据本发明的实施例，在牺牲层中的沟槽中可以形成第一栅材料层，并 且在该第一栅材料层上可以形成第二栅材料层。
因此，该第一栅材料层可以与该第二栅材料层相接触，从而允许该第一 栅材料层易于与该第二栅材料层反应。
在实施例中，该第一栅材料层可以是金属层，并且该第二栅材料层可以是多晶硅层。该金属层容易与该多晶硅层反应以形成硅化物。
因此，实施例能够提供具有实质上均匀分布的硅化物的栅电极。因为栅 电极可以包括具有实质上均匀分布的硅化物，因此能降低栅电极的电阻。
图1至图6示出了根据本发明实施例的制造半导体器件的方法的截面图。
具体实施例方式
在下文中，当涉及层、区域、图案或者结构时，当使用术语"上"、"上 方"或"其上"时，可以理解为该层、区域、图案或者结构直接位于另一层 或结构的上面，或者其中也可以出现中间层、区域、图案或者结构。在下文 中，当涉及层、区域、图案或者结构时，当使用术语"下"或"下方"时， 可以理解为该层、区域、图案或者结构直接位于另一层或结构的下面，或者 其中也可以出现中间层、区域、图案或者结构。
图1至图6示出根据本发明实施例的制造半导体器件的方法的截面图。
参见图1，可以在半导体衬底100上形成隔离层120以限定有源区AR。 该隔离层120可以通过本领域公知的诸如局部硅氧化(LOCOS)工艺或浅沟 槽隔离(STI)工艺等任何合适的工艺形成。在实施例中，半导体衬底可以 包括在n-型杂质区110中轻度掺杂的n-型杂质。
可以将轻度掺杂的P-型杂质注入有源区中以形成P-型阱130。因此，在 实施例中，半导体衬底100可以包括n-型杂质区110、 p-型阱130以及隔离 层120。在可选实施例中，n-型杂质区110可以是p-型杂质区，而p-型阱130 可以是n-型阱。
可以在半导体衬底100上形成绝缘层210a。该绝缘层可以通过诸如对半 导体衬底100实施热氧化工艺或化学气相沉积(CVD)工艺等方法形成。在 实施例中，绝缘层210a可以是氧化层。
在形成绝缘层210a之后，可以在绝缘层210a上形成氮化层。在实施例 中，氮化层的厚度大约为1400A到1500A。可以选择性蚀刻氮化层以形成沟 槽221和牺牲层220。在实施例中，可以形成沟槽221以暴露部分绝缘层210a。参见图2，可以在牺牲层220上(包括在沟槽221中以及在绝缘层210a 的暴露部分上)形成金属层230。在实施例中，金属层230的厚度大约为100A 到800A。金属层230可以包括本领域公知的任何合适的材料，例如镍、钴、 钛、铂或其任何组合。
在实施例中，可以通过溅射工艺形成金属层230，使得金属层230覆盖 牺牲层220。
在形成金属层230之后，可以在金属层230上形成多晶硅层200a。在实 施例中，多晶硅层200a可以覆盖金属层230，包括覆盖沟槽221中的部分金 属层230。
在实施例中，可以通过在大约640。C到66(TC温度下的低压(low pressure) 化学气相沉积(LPCVD)工艺形成多晶硅层200a。
参见图3，可以通过第一快速热处理(RTP)使金属层230与多晶硅层 200a反应，以形成第一硅化物层200b。在实施例中，可以在大约44(TC到 46(TC的温度下实施时间大约为1分钟的第一RTP。
在实施例中，金属层230可以包括镍。金属层230可以与多晶硅200a 发生如反应式1所示的反应，使得第一硅化物层200b可以包括Ni2Si。 (反应式1)2Ni+Si—Ni2Si
参见图4，通过对第一硅化物层200b实施第二RTP，可以形成第二硅化 物层200c。在实施例中，在大约640。C到670。C的温度下可以实施时间大约 为1到2分钟的第二RTP。
在金属层230包括镍的实施例中，由第一 RTP形成的Ni2Si与残留在第 一硅化物层200b上的硅发生如反应式2所示的反应，使得第二硅化物层200c 可以包括NiSi。
(反应式2)Ni2Si+Si— 2NiSi
参见图5，可以移除形成在牺牲层220上的部分第二硅化物层200c。也 就是说，可以移除没有位于绝缘层210a上或没有位于沟槽221中的部分第 二硅化物层200c。可以通过本领域公知的任何合适的工艺，例如化学机械抛 光(CMP)工艺，移除部分第二硅化物层200c。因此，可以使沟槽221中的 部分第二硅化层200c与牺牲层220 —同被平坦化，从而在沟槽221中形成 栅电极200。在实施例中，可以将牺牲层220用于抛光停止(polish stop)以
6将第二硅化物层200c平坦化。
参见图6，在形成栅电极200之后，可以移除牺牲层220以及其下的部 分绝缘层210a。可以保留没有位于牺牲层220下的部分绝缘层210a，以在 栅电极200和半导体衬底100之间形成栅极绝缘层210。
在实施例中，可以将轻度掺杂的n-型杂质注入有源区，以形成轻度掺杂 的漏极(LDD)区400，并且在半导体衬底IOO上可以形成氮化层。然后， 可以通过诸如回蚀工艺(etchback process)等各向异性蚀刻工艺来形成间隔 件310。在可选实施例中，可以注入p-型杂质，以形成用于PMOS晶体管的 LDD区400。
此后，可以在p-型阱130中形成源/漏极区500。在实施例中，可以使用 栅电极200和间隔件310作为离子注入掩模，通过离子注入工艺形成源/漏极 区500。然后，可以在源/漏极区500上形成硅化物层。
根据本发明制造半导体器件的方法，所形成的金属层可以与多晶硅层相 接触。因此，通过第一RTP使金属层易于与多晶硅层200a反应，并且栅电 极可以包括具有均匀(或实质上均匀)分布的硅化物。
也就是说，与通过现有技术的方法制造出的半导体器件相比，栅电极200 可以包括更加均匀分布的氮化物。
此外，根据本发明方法制造的半导体器件的栅电极的电阻可以低于通过 现有技术方法制造的半导体器件的栅电极的电阻。因此，根据本发明的实施 例，可以制造具有提高了器件特性和性能的半导体器件。
说明书所涉及的"一实施例"、"实施例"、"示例性实施例"等，其 含义是结合实施例描述的特定特征、结构、或特性均包括在本发明至少一个 实施例中。说明书中出现于各处的这些短语并不一定都涉及同一个实施例。 此外，当结合任何实施例描述特定特征、结构或特性时，都认为其落在本领 域技术人员结合其它实施例就可以实现这些特征、结构或特性的范围内。
尽管上文已描述了多个实施例，但可以理解的是本领域技术人员完全 可以推导出许多其它变化和实施例，并落入本公开内容的原理的精神和范围 之内。尤其是，可以在该公开、附图和所附权利要求的范围内对组件和/或附 件组合排列实施多种变化和改进。除组件和/或排列的变化和改进之外，其他 可选择的应用对于本领域技术人员而言也是显而易见的。
权利要求
1、一种制造半导体器件的方法，包括以下步骤在半导体衬底上形成绝缘层；在该绝缘层上形成牺牲层；在该牺牲层中形成沟槽，以暴露部分该绝缘层；在该牺牲层上和在该沟槽中形成金属层；在该金属层上形成第一多晶硅层；以及通过使该金属层与该多晶硅层反应，形成栅电极。
2、 如权利要求l所述的方法，其中形成该栅电极的步骤包括 通过在该半导体衬底上实施第一热处理工艺，使该金属层与该多晶硅层反应，从而形成第一硅化物层。
3、 如权利要求2所述的方法，其中该第一热处理工艺为第一快速热处理。
4、 如权利要求2所述的方法，其中形成该栅电极的步骤还包括 通过在包括该第一硅化物层的该半导体衬底上实施第二热处理工艺，形成第二硅化物层。
5、 如权利要求4所述的方法，其中该第二热处理工艺为第二快速热处理。
6、 如权利要求4所述的方法，其中形成该栅电极的步骤还包括移除没有位于该沟槽中的部分该第二硅化物层。
7、 如权利要求6所述的方法，其中移除部分该第二硅化物层的步骤包括将该牺牲层用于抛光停止，以在该第二硅化物层上实施化学机械抛光工艺。
8、 如权利要求l所述的方法，还包括以下步骤 移除该牺牲层；以及移除没有位于该栅电极下的部分该绝缘层。
9、 如权利要求8所述的方法，还包括以下步骤 在该栅电极的侧壁处形成间隔件；以及 在该半导体衬底中形成源/漏极区。
10、 如权利要求1所述的方法，其中该金属层包括镍、钴、钛、铂或其任何组合。
11、 如权利要求l所述的方法，其中该金属层包括镍。
12、 如权利要求l所述的方法，其中形成该多晶硅层的步骤包括实施 低压化学气相沉积工艺。
13、 如权利要求1所述的方法，其中该金属层的厚度约为100 A到800 A。
14、 如权利要求l所述的方法，其中形成该金属层，使得部分该金属层 与该绝缘层的暴露部分物理接触。
15、 一种制造半导体器件的方法，包括以下步骤在半导体衬底上形成绝缘层；在该绝缘层上形成牺牲层；在该牺牲层中形成沟槽，以暴露部分该绝缘层；在该牺牲层上和在该沟槽中形成第一栅材料层；在该第一栅材料层上形成第二栅材料层；以及通过使该第一栅材料层与该第二栅材料层反应，形成栅电极。
16、 如权利要求15所述的方法，其中形成该栅电极的步骤包括-在该半导体衬底上实施第一热处理工艺，以使该第一栅材料层与该第二栅材料层反应。
17、 如权利要求16所述的方法，其中该第一热处理工艺为第一快速热 处理。
18、 如权利要求15所述的方法，还包括以下步骤 移除该牺牲层；以及移除没有位于该栅电极下的部分该绝缘层。
19、 如权利要求18所述的方法，还包括以下步骤在该栅电极的侧壁处形成间隔件；以及 在该半导体衬底中形成源/漏极区。
20、 如权利要求15所述的方法，其中形成该第一栅材料层，使得部分 该第一栅材料层与该绝缘层的暴露部分物理接触。
全文摘要
本发明提供一种制造半导体器件的方法。可以在半导体衬底上形成绝缘层；可以在该绝缘层上形成牺牲层；以及可以在该牺牲层中形成沟槽。可以在该牺牲层上和在该沟槽中形成第一栅材料层，并且可以在该第一栅材料层上形成第二栅材料层。通过使该第一栅材料层与该第二栅材料层反应，以形成栅电极。通过本发明的方法可以提供具有均匀分布的硅化物的栅电极，从而降低栅电极的电阻。
文档编号H01L21/28GK101471252SQ20081017628
公开日2009年7月1日 申请日期2008年11月21日 优先权日2007年12月24日
发明者金大荣 申请人:东部高科股份有限公司