多芯片封装的半导体装置的制作方法

专利名称：多芯片封装的半导体装置的制作方法
技术领域：
本发明涉及一种逻辑芯片的工作电源，该逻辑芯片具有搭载于多芯片 封装的半导体装置的数字电路。
背景技术：
在对数字数据进行逻辑处理的数字电路中，能够进行电压驱动，且一 般耗电低。另一方面，难以将具备用于驱动数字电路的充分的电流驱动能 力的电源电路内置于数字电路。
为此，在集成了数字电路的逻辑芯片的情况下，多通过利用由与该芯 片不同的芯片构成的利用了双极性晶体管的电源电路来作出逻辑芯片所 需要的电源并供给到逻辑芯片。
例如专利文献1中，公开了一种具有不同种类电源的多个芯片的半导 体装置，各芯片分别从没有图示的电源电路分别接受个别的电源。
专利文献1特开2002-57270号公报专利文献1特开平7-23277号公报专利文献1特开平11-187308号公报
但是，电源电路需要分别产生多种电源电压，以与设备内的多个芯片 等相对应。因此，对于个别芯片的所需电源电压的变更和追加，每次都需 要采用、追加设计变更后的新的电源电路。
例如，在逻辑芯片中，即使从实现降低耗电等观点出发使该逻辑芯片 中的工作电源电压降低，在电源电路与该工作电源电压不对应的情况下， 需要在该电源电路内形成DC/DC转换器等，由于需要与电源电压的种类 相应地在外部设置电源电路，所以妨碍设备的小型化。

发明内容
本发明的半导体装置，是在同一封装内安装了具有模拟电路的驱动芯片和具有数字电路的逻辑芯片的多芯片封装的半导体装置，所述驱动芯片 具有生成所述逻辑芯片专用的逻辑芯片电源的逻辑芯片用电源电路；和 用于输出所述逻辑芯片电源的逻辑芯片电源输出端子；所述逻辑芯片具有 通过电源输入端子接受来自所述逻辑芯片用电源电路的电力供给而工作 的电路。
在本发明的其他形态中，在半导体装置中，所述驱动芯片具有至少 一部分中使用了双极性元件的模拟电路，即，装载了半导体装置的设备的 防振控制用的振动检测用模拟电路和振动修正用模拟电路，所述逻辑芯片 具有基于从所述驱动芯片供给的振动检测信号求出振动量从而生成修正 信号的数字电路，生成的所述修正信号被供给到所述驱动芯片的所述振动 修正用模拟电路。
在本发明的其他形态中，在上述半导体装置中，所述驱动芯片的所述 逻辑芯片用电源电路是利用了带隙恒定电压的电源电路。 (发明效果)
在本发明中，将多芯片封装内安装的逻辑芯片所使用的电源，通过装 载于同一封装内的具有模拟电路的驱动芯片生成。在具有模拟电路的驱动 芯片中，因为具有双极性元件等，所以能够利用这样的双极性元件来构成 例如带隙恒定电压电路，能够实现稳定的电源电路，其不仅具有足够的电 压供给能力，而且具有通过数字电路芯片难以实现的足够的电流供给能 力。
而且，因为在多芯片封装内共同装载的驱动芯片中加入这样的电源电 路，因此，在封装内不需要逻辑芯片专用的电源电路芯片，并且在封装内 能容易地在芯片间以最短距离布线。因此，能够在多芯片封装的小面积化、 低成本化上作出贡献。


图1是表示本发明的实施方式的多芯片封装的概略电路构成例的图。
图2是表示多芯片封装10的概要的说明图。
图3是表示逻辑电源电路40的电路结构例的图。
符号说明.-IO —多芯片封装(MCP)半导体装置；20 —驱动芯片；30 —逻辑芯片; 40 —逻辑电源电路；50 —模制件；IOO —封装基板；220 —振动修正用模拟
电路；310—AD转换电路；320 —振动运算部(陀螺仪均衡器)；330—位 置运算部(霍尔均衡器)；340—DA转换电路；510 —陀螺仪传感器。
具体实施例方式
下面，参照附图对本发明的实施方式进行说明。
图1表示本实施方式的多芯片封装(MCP)的半导体装置的概略电路 构成。在该半导体装置10中，具有模拟电路的驱动芯片20和具有数字电 路的逻辑芯片30被装载于共同的基板上并被封装。在本实施方式中，该 半导体装置能够执行用于实现在照相机等中采用的防振功能即所谓的手 抖修正功能的处理。当然，本发明的MCP，不限定于防振装置用半导体 装置，在本实施方式中，下面，以该防振装置用半导体装置为例进行说明。
在摄像机、数码照相机等摄像设备中，要求防止由于以手抖为代表的 振动等使被摄体像发生模糊、摄影影像变得模糊，设置有防振功能。该防 振功能，能够通过检测摄像设备相对于被摄体的振动，根据该振动由监视 器等对光学系统(透镜)或CDD等摄像元件进行偏移修正的方法或对摄 像数据进行修正的方法等实现。
因为利用陀螺仪传感器等的振动检测、或基于根据检测到的振动求出 的修正信号的机械修正的执行需要对模拟信号进行处理，所以通过具有在 至少一部分中使用了双极性晶体管的模拟电路的驱动芯片20来执行。另 一方面，在基于检测出的振动来求取修正信号的过程中，适宜对检测信号 的数字信号进行逻辑运算，通过具有数字电路的逻辑芯片30来执行这样 的修正数据处理。
在图1所示的例子中，在MCP10外部安装的陀螺仪传感器510检测 振动并放大检测出的信号。被放大的信号，作为振动检测信号供给到逻辑 芯片30，并被用来计算修正量。
向驱动芯片20的修正用模拟电路220，供给由逻辑芯片30求出的振 动所对应的修正信号。这里，在图1的例子中，在振动修正中，利用在 MCP10外部安装的音圈电动机(VCM) 520等，通过调整透镜位置来修正，以消除由于振动引起的摄像装置相对于被摄体的偏差。VCM520(520p、 520y)被设置于俯仰方向、方位(yaw)方向，能够使透镜位置沿俯仰方 向、方位方向偏移。修正用模拟电路220，具有将VCM520的线圈进行 BTL (Bridged Transless)驱动的电路，具体为，将修正信号偏移为期望电 平后，由BTL放大器放大，供给到VCM线圈，从而驱动VCM520。
透镜位置，通过驱动在MCP10外部安装的霍尔元件530来检测；驱 动芯片20的霍尔元件用模拟电路230，具有向霍尔元件530施加偏置电 压的偏置电路232和将从霍尔元件530得到的信号放大来生成位置检测信 号的霍尔放大器234。另外，该位置检测信号供给到逻辑芯片30，用于由 上述VCM520进行的透镜驱动的反馈。
逻辑芯片30，具有将从陀螺仪传感器510得到的振动检测信号、从霍 尔放大器234得到的位置检测信号等模拟信号转换为数字信号的模拟数字 转换电路(ADC) 310。还具有根据振动检测信号求取振动量的振动运 算部320;根据位置检测信号和振动量求取修正用的位置控制信号的位置 运算部330;用于控制运算部320、 330的动作等的处理部(CPU) 340。 并且，具有用于将得到的位置控制信号转换为模拟信号后供给到驱动芯片 20的数字模拟转换电路(DAC) 350。并且，在芯片内还集成了对计算时 所需的数据等进行存储的ROM或SRAM等存储器部360、外部输入输出 端子电路(1/0单元)370等。
这里，在逻辑芯片30中，对于I/O单元370接受由外部的装置电源电 路供给的3.3V电源的供给而工作。但是，内部逻辑电路(振动运算部320、 位置运算部330、 CPU340等)，在本实施方式中采用了接受1.2￥电源的
供给而工作的低压型电路。
在逻辑芯片30中，由于是利用了CMOS晶体管等的数字电路，因此 为了从自该外部电源供给的3.3V电源得到1.2V电源，需要面积大的降压 电路，而且仅由CMOS晶体管不能做成具有足够的电流供给能力的电源。 在本实施方式中，无需利用专用的电源电路芯片，将在逻辑芯片30中利 用的电源(1.2V电源)，组合到与该逻辑芯片30—起封装的上述驱动芯 片20内。
如上所述，驱动芯片20，使用了具有双极性晶体管等的振动修正用、霍尔元件用的模拟电路220、 230等。因此，在形成这些模拟电路时，能 在同一半导体基板上集成利用了带隙(band gap)恒定电压电路等的稳定 的电源电路。
并且，如图2所示，驱动芯片20和逻辑芯片30在一个封装内，相对 于共同的封装基板100由树脂等的模制件(moldmaterial) 50封装。并且， 在图2的例子中，这两个芯片，在基板100上安装的逻辑芯片30的上部 层叠驱动芯片20，将这些全部覆盖地配置有模制件50。芯片不限定于层 叠的方式，在水平方向上排列配置也可以。并且，基板100也可以采用核 基板(core substrate)，但是为了实现更高密度、薄型安装，能够采用在 布线图形薄膜上直接装载芯片的封装方法。并且，封装的芯片并不限定于 两个，也可以根据需要将其他的芯片一起安装。这样，在MCP10中，即 使是不同的芯片，因为封装在一起，能够使端子间距离变得非常短，能够 以少量的功率损耗从驱动芯片20向逻辑芯片30供给1.2V电源。此外， 驱动芯片20，采用了具有双极性晶体管和MOS晶体管两者的bi-CMOS 型的芯片。
而且，在本实施方式中，在该驱动芯片20中，设置有驱动芯片20不 使用的逻辑芯片专用的逻辑电源电路40。该逻辑电源电路40，基于从没 有图示的电源装置供给的Vcc (2.7V 5.5V)生成与逻辑芯片30中需要的 Vcc不同的电压(这里为1.2V)的电源。
图3表示在驱动芯片20内形成的1.2V电源电路(逻辑芯片用电源电 路)40的概略电路结构的一例。
从外部装置电源电路向驱动芯片20供给Vcc (与需求相应的2.7V 5.5V左右)，作为该驱动芯片20的工作电源。图3的逻辑芯片用电源电 路40，大致区分为具有带隙电路420和缓冲器电路450。带隙恒定电压电 路420包括NPN晶体管Q11、 Q12、 Q13和电阻R2、 R3、 R4。
晶体管Qll的基极与集电极连接，并且，该Qll的集电极经由电阻 R2与节点Nref连接。并且，Ql 1的发射极与GND连接。在Q11的基极 上，连接了具有Qll的整数倍的发射极面积的晶体管Q12的基极，该Q12 的发射极经由电阻R4与GND连接，Q12的集电极经由电阻R3与节点 Nref连接。
7在Q12的集电极与电阻R3的连接点，连接有晶体管Q13的基极，该 Q13的发射极与GND连接，集电极与节点Nref连接。
此外，在带隙恒定电压电路420和电源Vcc之间设置有恒定电流源 410，向带隙恒定电压电路420供给恒定电流。另外，在恒定电流源410 和GND之间，设置有调整恒定电流源410中的电流量的NPN晶体管Q3 的集电极、发射极和电阻R1。
这里，Q12的发射极面积Ae2设定为Qll的发射极面积Ael的整数 倍N，两晶体管的基极被公共连接。因此，Qll的基极，发射极间电压 Vbel和Q12的基极 发射极间电压Vbe2的电压差AVbe，与电阻R4中 产生的电压相等，能够用下式(1)表示。
AVbe二 Vbel — Vbe2
=(kT/q)X ln[ (Iel/Ael) / (Ie2/Ae2)]
=(kT/q)Xln[(Iel/Ie2)N] ...... (1)
这里，在式(1)中，k为玻尔兹曼常数，T为绝对温度，q为电子的 电荷量，Iel为Qll的发射极电流，Ie2为Q12的发射极电流。
Q12的发射极电流Ie2，用下式(2)表示，
Ie2二AVbe/R4 ...... (2)
在式(2)中，R4为电阻R4的电阻值。
并且，在电阻R3的两端产生的电压VR3，用下式(3)表示，
VR3 = Ic2XR3 + Ib3XR3 ...... (3)
在式(3)中，Ic2为Q12的集电极电流，Ib3为Q13的基极电流。若 所用的晶体管的电流放大率hFE足够大，能够忽略基极电流，则上式(3) 可表示为下式(4)。
VR3 = Ie2XR3 = R3/R4XAVbe ...... (4)
因此，节点Nref中的电压Vref，成为用下式(5)决定的电压。
Vref=Vbe3+ (R3/R4) XAVbe
=Vbe3+(R3/R4) X (kT/q) Xln[(Iel/Ie2)N] ...... (5)
这里，如果使电阻R2和R3的电阻值相等，则Q11和Q12的集电极 电流相等，并且，如果两晶体管的电流放大率hre足够大，能够忽略各基 极电流，则Qll和Q12的发射极电流相等，式(5)能够用下式(6)表不。
Vref=Vbe3+(R3/R4) X (kT/q) X ln[N] ...... (6)
如上所述，在带隙恒定电压电路420中，在节点Nref处产生电压Vref。 该节点Nref和GND之间作为分割电阻顺次连接有R5、 R6，按照使电阻 R5和电阻R6的连接点成为本实施方式中的目的的1.2V逻辑芯片用电源 电压的方式，设定电阻R5和电阻R6的电阻值。
作为电阻R5和R6的连接点的输出节点Nout，与缓冲器电路450连 接，由该缓冲器电路450调整电流量。
缓冲器电路450，作为一例如图3所示，具有比较器454。比较器454， 具有基极经由电阻R7与输出节点Nout连接的NPN晶体管Q20、和基 极经由电阻R8与电源输出节点Nv,。gie连接的NPN晶体管Q21。该晶体管 Q20、 Q21的发射极与恒定电流源452连接，晶体管Q20的集电极连接到 其与Vcc之间设置的第1电流镜电路(以下称为第1镜电路)456的PNP 晶体管Q22，接受电流供给。并且，晶体管Q21的集电极也连接到其与 Vcc之间设置的第2电流镜电路(以下称为第2镜电路)460的PNP晶体 管Q26的基极 集电极连接，接受电流供给。
第1镜电路456的输出侧的PNP晶体管Q23的集电极，连接到其与 GND之间设置的第3电流镜电路(以下称为第3镜电路)458的NPN晶 体管Q24的基极 集电极。在Q23和比较器454的Q20中，流动与在第 1镜电路456的Q22中流出的电流相等的电流，该电流供给到第3镜电路 458的Q24。第3镜电路458的输出侧NPN晶体管Q25，与第2镜电路 460的PNP晶体管Q27的集电极和PMOS晶体管Ml的栅极的连接节点 Ng连接，Q25向GND流出与Q24的电流相等的电流。
另一方面，第2镜电路460的输出侧的PNP晶体管Q27，将与基极被 公共连接的Q26所流出的电流(向比较器454的Q21供给的电流)相等 的电流，从Vcc向连接节点Ng流出。栅极与该连接节点Ng连接的上述 Ml,其源极或漏极的一方与Vcc连接，另一方与电源输出节点Nv,。gic连 接。
连接节点Ng的电压，由从该第2镜电路460供给的电流和第3镜电 路458所抽出的电流进行调整。相应于连接节点Ng的电压，PMOS晶体管M1工作，对从VCC向电源输出节点Nv,。gie供给的电流进行调整，并且，
调整为使该电源输出节点Nv一的电压与来自带隙恒定电压电路420的输 出节点Nout的电压一致。
该电源输出节点Nvl。gk;，相当于驱动芯片20的逻辑电源输出端子 (Tv。ut)，作成的逻辑电源如图1和2所示，供给到在同一封装内设置的 逻辑芯片30的逻辑输入端子。
在上述节点Nref上，连接有Vcc低电压切断电路430，在Vcc启动时 或由于电池等放电引起Vcc降低时等Vcc电压比规定电压低的情况下，为 了防止输出电压Tv。ut降低，使晶体管M1截止。并且，在节点Nref上还 连接有过热保护电路440，在带隙恒定电压电路420过热时，使作为发热 源的晶体管M1的工作停止从而保护电源电路。在图3的例子中，Vcc低 电压切断电路430、过热保护电路440，根据没有图示的电流控制布线路 径，控制晶体管M1的栅极(Ng)电位，由此使M1的工作停止，可以实 现对电源电路以及接受该电源的电路的保护和输出电压的稳定化。并且， 在驱动芯片20内，具有使用了驱动芯片用的带隙恒定电压电路的电源电 路的情况下，即使在该驱动芯片用的电源电路中，也可以利用相同的上述 Vcc低电压切断电路430以及加热保护电路440来实现对这些电源电路的 保护。
权利要求
1、一种半导体装置，是在同一封装内安装了具有模拟电路的驱动芯片和具有数字电路的逻辑芯片的多芯片封装的半导体装置，所述驱动芯片具有生成所述逻辑芯片专用的逻辑芯片电源的逻辑芯片用电源电路；和用于输出所述逻辑芯片电源的逻辑芯片电源输出端子；所述逻辑芯片具有通过电源输入端子接受来自所述逻辑芯片用电源电路的电力供给而工作的电路。
2、 根据权利要求1所述的半导体装置，其特征在于， 所述驱动芯片具有至少一部分中使用了双极性元件的模拟电路，艮P，装载了半导体装置的设备的防振控制用的振动检测用模拟电路和振动修 正用模拟电路，所述逻辑芯片具有基于从所述驱动芯片供给的振动检测信号求出振 动量从而生成修正信号的数字电路，生成的所述修正信号被供给到所述驱动芯片的所述振动修正用模拟
3、 根据权利要求1或2所述的半导体装置，其特征在于， 所述驱动芯片的所述逻辑芯片用电源电路是利用了带隙恒定电压的电源电路。
全文摘要
本发明提供一种共同装载了具有模拟电路的驱动芯片(20)和具有数字电路的逻辑芯片(30)的多芯片封装的半导体装置；驱动芯片具有生成逻辑芯片专用的逻辑芯片电源的逻辑芯片用电源电路(40)。逻辑芯片(30)，具有通过电源输入端子接受来自所述逻辑芯片用电源电路的电流供给而工作的内部逻辑电路。由此有效地提供一种MCP的具有数字电路的逻辑芯片工作电源。
文档编号H01L25/00GK101442041SQ20081017811
公开日2009年5月27日 申请日期2008年11月19日 优先权日2007年11月20日
发明者横尾聪, 渡边智文, 野吕聪 申请人:三洋电机株式会社;三洋半导体株式会社