形成穿透硅通孔的结构和工艺的制作方法

专利名称：形成穿透硅通孔的结构和工艺的制作方法
技术领域：
本发明总地涉及集成电路，具体地说涉及穿透硅通孔的结构和制造方法。
背景技术：
自发明集成电路以来，各种电子元件(例如晶体管、二极管、电阻、电容等)集成密度的不断改进使得半导体工业持续快速地增长。这种集成密度的改进主要来源于最小特征尺寸的不断缩小，从而能够将更多的元件集成到给定的芯片区域中。
这些集成改进基本上都是基于二维(2D)的，其中集成元件占用的空间基本都在半导体晶片的表面上。尽管光刻技术的重大进步已极大地改进了二维集成电路的制造，但是对于在二维上所能达到的密度仍然存在着物理限制。制造这些元件所需要的最小尺寸就是这些限制中的一种。而且，当在一个芯片中放置更多的器件时，也需要更复杂的设计。
随着器件数量的增加，器件之间互连的数目和长度也在显著增加，从而导致了另外的限制。当互连的数目和长度增加时，电路RC延迟和功耗也都会增力口。
通常采用三维集成电路(3DIC)和堆叠管芯以解决上述限制。在3DIC和堆叠管芯中通常会使用穿透硅通孔(TSV)来连接管芯。在该方法中，通过TSV可将一个管芯上的集成电路连接到该管芯的背面。另外，利用TSV提供的短的接地通路也可将集成电路中的电源地连接到管芯的背面，该管芯的背面通常覆盖有一层接地的铝膜。
图1示出了一种传统的集成电路结构，该结构包括半导体芯片IOO和形成于其中的TSV112。半导体芯片100包括衬底110,在衬底110上形成集成电路(未示出)。在衬底110之上形成有互连结构116，其包括多层具有金属连线的金属化层及在电介质层(通常称为金属层间电介质)中形成的通孔(未示出)。在顶层金属化层之上形成钝化层118 (通常称为钝化-l )。铝焊盘122在钝化层118上形成，且与互连结构116内金属连线连接。在钝化层118之上形成钝化层120 (通常称为钝化-2)。在钝化层120内形成开口以露出铝焊盘122。TSV112通过铜线124与铝焊盘122电连接。形成隔离层126以使TSV112和衬底110隔离，其中，隔离层126在钝化层120的顶部表面之上延伸。通过这个结构，使TSV112与半导体芯片100中的集成电路电连接。
图1所示的结构存在缺陷。钝化层118和120的形成继承了过去的工艺。钝化层118、 120以及隔离层126的堆叠不仅伴随着更加复杂的制造工艺，而且铝焊盘122的电阻以及铝焊盘122与它的邻接金属部件之间的接触电阻会进一步引起RC延迟的增加。另外，由于铝焊盘122和覆盖在铝焊盘122上的铜线124在两者接触面上的材料不同，因而可能会导致分层。因此，需要新的TSV形成工艺以在不增加制造成本的条件下形成更可靠的TSV结构。

发明内容
根据本发明的一个方面， 一种集成电路结构包括半导体衬底；在所述半导体衬底上的互连结构，其中所述互连结构包括顶层金属层间电介质(IMD);穿透所述互连结构至所述半导体衬底内的开口；所述开口中的导体；以及具有相互物理连接的垂直部分和水平部分的隔离层。所述垂直部分在所述开口的侧壁上。所述水平部分直接覆盖在所述互连结构之上。所述集成电路结构不具有垂直位于所述顶层IMD和所述隔离层的水平部分之间的钝化层。
根据本发明的另一个方面， 一种集成电路结构包括半导体衬底；在半导体衬底上的互连结构，其中所述互连结构包括顶层IMD;位于顶层IMD内的顶层金属焊盘，且其具有与所述顶层IMD的顶部表面基本保持水平的顶部表面；延伸到所述互连结构和所述半导体衬底内的开口；所述开口内的TSV;具有相互物理连接的垂直部分和水平部分的隔离层。所述垂直部分在所述开口的侧壁上。所述水平部分在所述顶层IMD上延伸并且包括使所述顶层金属焊盘暴露的开口。所述集成电路结构还包括连续金属部件，其包括延伸到所述开口内以形成导体的垂直部分，以及连接所述导体和所述顶层金属焊盘的水平部根据本发明的又一个方面， 一种集成电路结构包括半导体衬底；在所述半导体衬底上的互连结构，其中所述互连结构包括顶层IMD;所述顶层IMD之上的顶层金属焊盘；延伸至所述互连结构和所述半导体衬底内的开口；所述开口内的导体；具有相互物理连接的垂直部分和水平部分的隔离层。所述顶层金属焊盘至少具有在所述隔离层中水平部分中的较低部分。所述水平部分在所述顶层金属焊盘的侧壁和边界部分上延伸。所述集成电路结构还包括连续金属部件，所述连续金属部件包括延伸至所述开口内以形成所述导体的垂直部分，以及连接所述导体和所述顶层金属焊盘的水平部分。
根据本发明的又一个方面， 一种集成电路结构的形成方法包括制备晶圆。所述晶圆包括半导体衬底；所述半导体衬底上的互连结构。所述互连结构包括顶层IMD。所述方法还包括形成延伸至所述互连结构和所述半导体衬底内的开口；形成具有相互物理连接的垂直部分和水平部分的隔离层，其中所述垂直部分在所述开口的侧壁上，且在所述顶层IMD和所述隔离层的水平部分之间没有形成垂直的钝化层；填充所述开口以形成导体；继续形成所述导体的步骤以在所述导体之上形成水平金属连线。
根据本发明的又一个方面， 一种集成电路结构的形成方法包括制备晶圆。所述晶圆包括半导体衬底；在半导体衬底之上的互连结构，其中所述互连结构包括顶层IMD;在所述顶层IMD内的顶层金属焊盘，其中所述顶层金属焊盘的顶部表面基本与所述顶层IMD的顶部表面保持水平。所述方法还包
的开口；在所述顶层IMD之上覆盖形成隔离层，并延伸至所述开口内；在所述隔离层内形成开口以暴露所述顶层金属焊盘；填充所述开口以形成导体；继续形成所述导体的步骤以形成位于所述导体之上的水平金属连线，其中所述水平金属连线延伸至所述隔离层的所述开口内。
根据本发明的又一个方面， 一种集成电路结构的形成方法包括制备晶圓。所述晶圓包括半导体衬底；在半导体衬底上的互连结构，其中所述互连结构包括顶层IMD。所述方法还包括在所述顶层IMD之上形成顶层金属焊
在所述顶层IMD之上覆盖形成隔离层，并延伸至所述开口内，其中所述隔离
7层在所述顶层金属焊盘的侧壁和部分顶部表面上延伸；在所述隔离层内形成开口以至少暴露所述顶层金属焊盘的顶部表面的一部分；填充所述开口以形成导体；继续形成所述导体的步骤以形成位于所述导体之上的水平金属连线，其中所述水平金属连线延伸至所述隔离层的所述开口内。


参考后面结合附图所做的描述可以更完整的理解本发明及其优点，其中图1示出了一种传统的背端结构，其中穿透硅通孔(TSV)连接到钝化
层中的铝焊盘上；
图2-10示出了本发明实施例制造过程中中间阶段的剖面图；和
图11示出了第一管芯堆叠在第二管芯上的示意图，其中TSV用于使所
述第 一管芯和所述第二管芯互连。
具体实施例方式
下面将对当前优选实施例的制造和使用进行详细描述。然而，应当注意到本发明提出了许多可应用的发明思想，这些发明思想可以在广泛的多种具体环境中实现。所论述的具体实施例仅仅是为了说明制造和利用本发明，但并不是对本发明的范围进行限制。
本申请提出了一种新型的集成电路结构及其形成方法，该集成电路结构包括穿透硅通孔(TSV，也称晶片穿孔，或TWV)。制造本发明实施例的中间过程由图示示出。接着对实施例的各种变化进行讨论。在本发明所有实施例的不同视图和图示中，相同的序号用于标识相同的元件。
参考图2，制备晶圓2，其包括衬底10。虽然可以包括其它的半导体材料如III族、IV族和/或V族元素，但衬底10优选为半导体衬底，如体硅衬底。可在衬底10的顶部表面形成半导体器件，如晶体管(未示出)。在衬底10上形成与所述半导体器件连接的互连结构12，该互连结构12包括金属连线18以及形成于其中的通孔16。金属连线18和通孔16可以由铜或铜合金制成，并可以采用已公知的镶嵌工艺制成。互连结构12可包括已公知的层间电介质(ILD)和金属层间电介质(IMD)。所述IMD包括顶层IMD14，其为各个IMD层中的最顶层。在一个实施例中，顶层IMD14和位于其下的各个IMD层 由同样的材料形成。在另一个实施例中，顶层IMD14和位于其下的各个IMD 层可以由相同或不同的低k值介电材料形成，如含碳的低k值介电材料(例如， 介电常数小于3.9，优选小于约2.5)、黑金刚石(black diamond )(应用材 料公司的商标)、未掺杂的硅玻璃(USG)、掺杂氟的硅玻璃(FSG)、氧化 物等。顶层IMD14不具有钝化层的功能，因此优选不含有通常的钝化材料， 如氮化硅等等。
在顶层IMD14上形成有顶层金属焊盘24。顶层金属焊盘24可以通过通 孔16和金属连线18与位于衬底IO顶部表面的半导体器件(未示出)相连。 顶层金属焊盘24的材料可以包括从铝、钨、银、铜及其组合中选择的金属。 在一个实施例中，顶层金属焊盘24由铝或铝合金制成，顶层金属焊盘24的形 成包括形成覆盖的铝层，对所述铝层构图以形成顶层金属焊盘24。可选择 地，在顶层IMD14上没有进一步形成顶层金属焊盘24，顶层IMD14内的金 属焊盘18,起顶层金属焊盘24的作用，其也在图9B中示出。
图3示出了光致抗蚀剂32 (光刻胶)的形成和构图。然后进行第一刻蚀 以形成互连结构12内的开口 34。然后刻蚀衬底10以延伸开口 34至衬底10 内，例如采用干法刻蚀。在形成开口34之后，去除光致抗蚀剂32。
图4和5示出了隔离层38的形成。参考图4，隔离层38是覆盖形成的 (blanket formed )。隔离层38可以由通常采用的电介质材料形成，如氮化硅、 硅氧化物(例如，四羟乙基氮硅烷(TEOS)氧化物)等。在一个示范性的实 施例中，隔离层38包括硅氧化物层38,和其上的氮化硅层382。在一个实施例 中，隔离层38的厚度T,小于顶层金属焊盘24的厚度T2。在另外一个实施例 中，隔离层38的厚度T,可以基本上等于，或大于顶层金属焊盘24的厚度丁2。 示范性地，隔离层38的厚度T,介于大约0.6pm至大约1.5 iim之间。
参考图5，应用光致抗蚀剂40，其可由溅射涂覆形成。接着对光致抗蚀 剂40构图，去除其直接位于顶层金属焊盘24之上的部分。然后对隔离层38 的暴露部分进行刻蚀，暴露出其下的顶层金属焊盘24。然后去除光致抗蚀剂 40。在一个实施例中，位于顶层金属焊盘24之上的开口小于顶层金属焊盘24, 从而在顶层金属焊盘24的边界部分之上仍保留有部分的隔离层38。参考图6，覆盖形成扩散阻挡层42,有时也称为粘合层，其覆盖了开口 34的侧壁和底部。扩散阻挡层42可包括钛、氮化钛、钽、氮化钽或其组合， 并且可以使用化学气相沉淀、溅射等成形。可选择的，扩散阻挡层42具有复 合结构，包括粘附层42,和其上的阻挡层422。
在扩散阻挡层42上覆盖形成薄的晶种层44，也称凸点下金属化层 (UBM)。晶种层44的材料包括铜或铜合金。然而，也可以包括其他金属， 如银、金、铝及其组合物。在一个实施例中，采用溅射形成薄的晶种层44。 在另一个实施例中，也可以使用化学气相沉淀或电镀形成。薄的晶种层44的 厚度可小于约lpm。
图7示出了掩膜46的形成。在优选实施例中，掩膜46为干膜，并且尽 管其可以由其它材料制成，但是在本说明书中优选为干膜46。干膜46可以由 有机材料如ABF ( Aj inimoto buildup film )制成。然而，也可以使用其它材料 如半固化片或涂覆树脂铜箔(RCC)。当由ABF制成干膜46时，首先在图7 所示的结构上层压覆盖ABF膜。然后对所述层压覆盖膜施加温度和压力来使 其软化，以形成平坦的顶部表面。干膜46的厚度丁3优选为大于约5(im,更优 选为介于约10(im和约lOOiam之间。本领域普通技术人员将可以认识到本说 明书中叙述的尺寸仅仅是实例，这些尺寸将会随着集成电路的规模而减小。
然后对干膜46进行构图。在一个可实现的实施例中，所形成的TSV50 (见图8)需要通过顶层金属焊盘24连接到衬底IO顶面上的集成电路上。因 此，在干膜46中形成开口 48，将扩散阻挡层42的一部分和顶层金属焊盘24 上的晶种层44、开口 34及它们之间的区域暴露出来。
图8中，对开口 34选#^生地填充金属材料，形成开口 34内的TSV50。 在优选的实施例中，填充材料包括铜或铜合金。然而，也可以使用其它金属， 如铝、银、金及其组合物。优选的制造方法包括无电镀，但是也可以使用其它 常用淀积方法如賊射法、印刷法、电镀法以及化学气相淀积(CVD)法。
在填充开口 34之后，在开口 48中继续填充相同的金属材料(再次参见 图8),形成金属连线52,也称后护层互连(Post-passivation Interconnect, PPI) 连线52，其将顶层金属焊盘24和TSV50电连接。金属连线52的厚度T4小 于约60|xm ，例如，在约3jxm和约5O)im之间。在图9A中，去除干膜46，例如通过^5咸性溶液去除。这样，将位于干膜 46下方的UBM44的一部分暴露出来。然后通过闪光刻蚀去除UBM44中暴露 出的部分，接着去除扩散阻挡层42。刻蚀扩散阻挡层42所使用的刻蚀剂不会 腐蚀金属连线52。在一个可实现的实施例中，使用氟基刻蚀气体去除扩散阻 挡层42暴露的部分，优选地，选择各向异性的刻蚀。在图9A以及后续附图 中，由于晶种层44通常与TSV50和金属连线52的材料相同，所以其与TSV50 和金属连线52融合到了一起，因此未示出晶种层44。
图9B还示出了本发明的另一个实施例，该实施例中没有在顶层IMD14 之上形成作为顶层金属焊盘24的铝焊盘。而是顶层IMD14内的金属连线(或 金属焊盘)18,作为顶层金属焊盘24。在这种情况下，隔离层38基本上是平 坦的。此外，在顶层IMD14和隔离层38之间没有垂直的钝化层。在隔离层 38内形成开口来将顶层金属焊盘24/金属焊盘18,暴露出来，金属连线52延伸 至所述开口内以与顶层金属焊盘24/金属焊盘18,接触。
在可选的实施例中，可以使用镶嵌工艺代替使用干膜形成TSV50和金属 连线52。该实施例的起始步骤与图2至6所示的基本相同。参考图7,层46 替代作为干膜，该层46可以包括常用的电介质材料，如硅氧化物、聚酰亚胺、 黑金刚石(blackdiamond)等。优选地，形成层46的材料与隔离层38的材料不 同。优选地，层46的厚度等于金属连线52的所需厚度(如图9A所示)。接 下来，在开口 34和48中填充铜或铜合金，之后使用化学机械抛光法(CMP) 去除多余的铜。得到的结构如图IO所示。可选地，接着可使层46凹进一个低 于金属连线52顶部表面的平面内，或者完全去除层46。
返回到图9A,去除UBM44的暴露部分之后，隔离层38的一部分被暴 露出来。可不去除隔离层38暴露出的部分，并且可使其作为钝化层。可选择 地，可对隔离层38的暴露部分进行氮化，形成氮氧化硅等。
图9A和9B中示出的金属连线52可以作为焊垫，使金属和金属直接键 合。在一个实施例中，对两个管芯进行面对面的键合，其中一个管芯的金属连 线/焊盘52键合至另一个管芯的金属连线/焊盘52上。在可选的实施例中，如 图ll所示，金属连线52可被用于放置焊料凸点66。例如，在第一管芯62内， 形成保护层64以覆盖金属连线52的边缘部分，同时通过在保护层64内形成开口使金属连线52的中心部分暴露出来以形成焊垫。例如，保护层64可以由 聚酰亚胺制成。焊料凸点(或BGA球)66放置于焊垫52上。TSV50的底端 可连接到另一个管芯70。
通过使用本发明的实施例好处是可以不形成多余的钝化层，以及可能 的铝焊盘。这样降低了制造成本。另外，在不形成铝焊盘的时候，互连结构的 电阻显著降低。实验结果显示，通过省略铝焊盘(参见图9B),连接TSV50 与衬底10上半导体器件的金属连线的电阻可以从约1000mQ降低至约
尽管已经详细描述了本发明及其有益效果，但是在不脱离本发明的精神 和范围条件下的各种变化、替代和改造应当理解为附加的权利要求的保护范 围。此外，本申请的保护范围不限于本说明书中描述的工艺、设备、制造、物 质的组成、手段、方法和步骤的具体实施例。由于本领域的普通技术人员将很 容易从本发明所公开的内容得到启示，因此根据本发明的内容，可以使用目前 存在的或之后开发出的，与此处所描述的相关实施例发挥基本相同的作用或达 到基本相同的效果的，工艺、机器、制造、物质的成分、装置、方法或步骤。 因此，附加的权利要求目的在于保护包括在它们范围内的工艺、机器、制造、 物质的成分、装置、方法或步骤。
权利要求
1.一种集成电路结构，包括半导体衬底；位于所述半导体衬底之上的互连结构，其中所述互连结构包括顶层金属层间电介质(IMD)；穿透所述互连结构至所述半导体衬底内的开口；所述开口中的导体；以及隔离层，其具有相互物理连接的垂直部分和水平部分，其中，所述垂直部分在所述开口的侧壁上，所述水平部分直接覆盖在所述互连结构之上，其中所述集成电路结构不含有垂直位于所述顶层IMD和所述隔离层的水平部分之间的钝化层。
2. 如权利要求1所述的集成电路结构，还包括不低于所述顶层IMD的顶 层金属焊盘，其中所述顶层金属焊盘与覆在所述导体上的金属连线相连，其中 所述金属连线与所述导体包含相同的材料，并形成连续的区域。
3. 如权利要求2所述的集成电路结构，其中，所述顶层金属焊盘位于所 述顶层IMD之上，不具有垂直位于所述顶层IMD和所述顶层金属焊盘之间的
4. 如权利要求3所述的集成电路结构，其中，所述隔离层直接在所述顶 层金属焊盘的边界部分上延伸。
5. 如权利要求2所述的集成电路结构，其中，所述顶层金属焊盘位于所 述顶层IMD内，且其中所述金属连线通过所述隔离层内另外的开口向下延伸 以与所述顶层金属焊盘接触。
6. 如权利要求5所述集成电路结构，其中，所述顶层金属焊盘包含铜。
7. 如权利要求1所述集成电路结构，其中，所述集成电路结构不含有位 于所述顶层IMD和所述隔离层的水平部分之间的氮化硅。
8. 如权利要求1所述的集成电路结构，其中，所述隔离层包含从基本上 由氧化层、氮化层以及包括氮化子层和氧化子层的复合层组成的集合中选取的 层。
9. 如权利要求1所述的集成电路结构，其中，所述顶层IMD包含从基本 上由未掺杂的硅玻璃、掺杂氟的硅玻璃、低k值电介质材料、黑金刚石(black diamond)及其组合所组成的集合中选取的材料。
10. 如权利要求9所述的集成电路结构，其中，所述顶层IMD为低k值 电介质层。
11. 一种集成电路结构，包括 半导体衬底；位于所述半导体衬底上的互连结构，其中所述互连结构包括顶层金属层间 电介质(IMD);所述顶层IMD中的顶层金属焊盘，其具有与所述顶层IMD的顶层表面基 本保持水平的顶层表面；穿透所述互连结构延伸至半导体衬底内的开口 ； 所述开口中的导体；隔离层，其具有相互物理连接的垂直部分和水平部分，其中所述垂直部分 在所述开口的侧壁上，其中所述水平部分在所述顶层IMD上延伸，并且包括 另外的开口以暴露所述顶层金属焊盘；和连续金属部件，包括延伸至所述开口内以形成所述导体的垂直部分、以及 连接所述导体和所述顶层金属焊盘的水平部分。
12. 如权利要求11所述的集成电路结构，其中，所述连续金属部件的水 平部分向下延伸至所述隔离层内另外的开口内以与所述顶层金属焊盘物理接 触。
13. 如权利要求11所述的集成电路结构，其中，所述顶层IMD为低k值 电介质层。
14. 一种集成电路结构，包括 半导体衬底；在所述半导体衬底上的互连结构，其中所述互连结构包括顶层金属层间电 介质(IMD);在所述顶层IMD之上的顶层金属焊盘；在开口内形成的导体，其穿透所述互连结构延伸至所述半导体衬底内；隔离层，其具有相互物理连接的垂直部分和水平部分，其中所述顶层金属 焊盘具有至少在所述隔离层的水平部分中的较低部分，其中所述水平部分在所述顶层金属焊盘的侧壁和边界部分上延伸；和连续金属部件，包括延伸至所述开口内以形成穿透硅通孔(TSV)的垂直 部分，以及连接所述导体和所述顶层金属焊盘的水平部分。
15.如权利要求14所述的集成电路结构，其中，所述连续金属部件的水 平部分向下延伸至所述隔离层内另外的开口内以与所述顶层金属焊盘物理接 触。
全文摘要
本发明为形成穿透硅通孔的结构和工艺。一种集成电路结构，包括半导体衬底；在所述半导体衬底之上的互连结构，其中所述互连结构包括顶层金属化层间电介质(IMD)；穿透所述互连结构至所述半导体衬底内的开口；所述开口内的导体；具有相互物理连接的垂直部分和水平部分的隔离层。所述垂直部分在所述开口的侧壁上。所述水平部分直接覆盖在所述互连结构之上。所述集成电路结构不具有垂直位于所述顶层IMD和所述隔离层的水平部分之间的钝化层。
文档编号H01L23/482GK101556944SQ20081018642
公开日2009年10月14日 申请日期2008年12月19日 优先权日2007年12月21日
发明者卿恺明, 郭正铮, 陈承先 申请人:台湾积体电路制造股份有限公司