存储器及其制造方法

专利名称：存储器及其制造方法
技术领域：
本发明涉及一种存储器装置，特别是涉及一种用于制造包括此类记忆 胞的动态随机存取存储器装置的新的动态随机存取存储器结构与方法。
背景技术：
在计算机装置中，动态随机存取存储器是主要的工作存储器，且藉由 储存数据的每一位(即位元)来操作，如同在一集成电路的个别电容的电荷 一般。随着时间的变化，被储存的电荷从电容中漏出，因此需要定期的对 数据作读取与更新。这样的更新相对地较常发生。示范的随机存取存储器
更新时间是64毫秒或更少，其是表示每一存储器列的更新间隔的微秒数乘 上列的数目(例如4000或8000歹'j)。这样的更新需求使随机存取存储器在 特别的能源敏感应用上将低于理想状态，例如非常低功率的移动装置。
虽然随机存取存储器会由于更新的关系而有高功率的消耗，但随机存 取存储器的速度是快的。数百MHz的例示的随机存取存储器脉沖速度相当 于数个纳秒的存储器周期时间。因此，随机存取存储器取代物不能操作的 如此慢，而使得其在预期应用上变得无法令人接受。
因此，在随机存取存储器的应用上，是需要有一种挥发性存储器装置 可以在高速下运作，而且消耗功率低。
由此可见，上述现有的随机存取存储器在产品结构、制造方法与使用 上，显然仍存在有不便与缺陷，而亟待加以进一步改进。为了解决上述存 在的问题，相关厂商莫不费尽心思来谋求解决之道，但长久以来一直未见 适用的设计被发展完成，而一般产品及方法又没有适切的结构及方法能够 解决上述问题，此显然是相关业者急欲解决的问题。因此如何能创设一种 新的存储器及其制造方法，实属当前重要研发课题之一，亦成为当前业界极 需改进的目标。
有鉴于上述现有的随机存取存储器存在的缺陷，本发明人基于从事此 类产品设计制造多年丰富的实务经验及专业知识，并配合学理的运用，积 极加以研究创新，以期创设一种新的存储器及其制造方法，能够改进一般 现有的随机存取存储器，使其更具有实用性。经过不断的研究、设计，并经 过反复试作样品及改进后，终于创设出确具实用价值的本发明。

发明内容
本发明的目的在于，克服现有的随机存取存储器存在的缺陷，而提供 一种新型结构的存储器，所要解决的技术问题是使其适用于低功率需求的 动态随机存取存储器的应用，非常适于实用。
本发明的另一目的在于，提供一种新型的存储器，所要解决的技术问
题是藉由电荷捕捉鳍式场效晶体管架构中的倒u字形挥发性可程序结构与
倒u字形介电结构，能够增加从硅基底至挥发性可程序结构的电荷移动，藉
此可以减少功率需求、增强电场与增加操作速度，从而更加适于实用。 本发明的目的及解决其技术问题是采用以下技术方案来实现的。依据
本发明提出的一种存储器，其包括 一突出半导体，具有一源极区、 一漏 极区与一通道区，该通道区在该源极区与该漏极区间，该突出半导体是具 有一宽度与一高度的一轮廓，该突出半导体的该轮廓是自一基底突出该高 度； 一挥发性可编程结构，在该突出半导体上，该挥发性可编程结构是具 有一内表面与一外表面，该挥发性可编程结构的该内表面是沿着该突出半 导体的至少一部分的该宽度与至少一部分的该高度而与该突出半导体的该 通道区连接； 一介电质结构，是具有一内表面与一外表面，该介电质结构 的该内表面是沿着该挥发性可编程结构的至少一部分的该宽度与至少一部 分的该高度与该挥发性可编程结构连接，该介电质结构是具有一宽度与一 高度的一轮廓； 一栅极结构，是具有一内表面，该栅极结构的该内表面是 沿着该介电质结构的至少一部分的该宽度与至少一部分的该高度与该介电 质结构作接触；以及一控制电路，是供应偏压调整至该突出半导体与该栅 极结构。
本发明的目的及解决其技术问题还可釆用以下技术措施进一步实现。 前述的存储器，其中所述的挥发性可编程结构与该介电质结构是各自
具有包括一倒U字形的该轮廓。
前述的存储器，其中所述的挥发性可编程结构与该介电质结构是弯曲
的包围该突出半导体，该挥发性可编程结构与该介电质结构是形成至少一转角。
前述的存储器集成电路，其中所述的挥发性可编程结构是具有一可写 入时间，该可编程时间小于100纳秒，用以使一电压偏移振幅大于0. 3伏特。
前述的存储器，其中所述的挥发性可编程结构是具有一能障高度，该 能障高度是小于4. 6电子伏特，用以防止电荷从该突出半导体中逃脱。
前述的存储器集成电路，其中所述的挥发性可编程结构包括氮化硅、氧化铝与氧化铪。
前述的存储器，其中所述的挥发性可编程结构包括一材料，该材料具
有大于4. 5的介电常数。
本发明的目的及解决其技术问题还采用以下技术方案来实现。依据本
发明提出的一种存储器，其包括 一存储器阵列，每一该存储器包括一 突出半导体，具有一源极区、 一漏极区与一通道区，该通道区是在该源极
区与该漏极区间，该突出半导体是具有一宽度与一高度的一轮廓，该突出半 导体的该轮廓是自一基底突出该高度； 一挥发性可编程结构，是在该突出 半导体上，该挥发性可编程结构是具有一内表面与一外表面，该挥发性可 编程结构的该内表面是沿着该突出半导体的至少一部分的该宽度与至少一 部分的该高度而与该突出半导体的该通道区连接； 一介电质结构，是具有 一内表面与一外表面，该介电质结构的该内表面是沿着该挥发性可编程结 构的至少一部分的该宽度与至少一部分的该高度与该挥发性可编程结构连 接，该介电质结构是具有一宽度与一高度的一轮廓；及一栅极结构，是具 有一内表面，该栅极结构的裤内表面是沿着该介电质结构的至少一部分的 该宽度与至少一部分的该高度与该介电质结构作连接；以及一控制电路，是 供给调整偏压至存储器阵列。
本发明的目的及解决其技术问题还可采用以下技术措施进一步实现。
前述的存储器，其中所述的阵列是为一与或门阵列。
本发明的目的及解决其技术问题另外再采用以下技术方案来实现。依 据本发明提出的一种存储器的制造方法，其包括以下步骤提供一突出半 导体，该突出半导体具有一源极区、 一漏极区与一通道区，该通道区是在该 源极区与该漏极区间，该突出半导体是具有一宽度与一高度的一轮廓，该突 出半导体的该轮廓是自一基底突出该高度;提供一挥发性可编程结构，该挥 发性可编程结构是配置于该突出半导体上，该挥发性可编程结构是具有一 内表面与一外表面，该挥发性可编程结构的该内表面是沿着该突出半导体 的至少一部分的该宽度与至少一部分的该高度而与该突出半导体的该通道 区连接；提供一介电质结构，该介电质结构是具有一内表面与一外表面，该 介电质结构的该内表面是沿着该挥发性可编程结构的至少一部分的该宽度 与至少一部分的该高度与该挥发性可程序结构连接，该介电质结构是具有 一宽度与一高度的一轮廓；提供一栅极结构，该栅极结构是具有一内表面，该 栅极结构的该内表面是沿着该介电质结构的至少一部分的该宽度与至少一 部分的该高度与该介电质结构作接触；以及提供一控制电路，该控制电路 是供给调整偏压至该突出半导体与该栅极结构。
本发明与现有技术相比具有明显的优点和有益效果。由以上技术方案可知，本发明的主要技术内容如下
为达到上述目的，本发明提供了一种存储器，其是适用于低功率需求 的动态随机存取存储器的应用上。在本发明中，此存储器包括电荷捕捉鳍 式场效晶体管架构，电荷捕捉鳍式场效晶体管结构包括一倒U字形挥发性 可编程结构与配置于挥发性可编程结构上的倒U字形介电结构。此挥发性 可编程结构是在一突出半导体上，其中是从基体突出。在本发明中，此存 储器因此包括PONIS(Poly/Oxide/Nitride/Si-substrate，多晶硅/氧化物/ 氮化物/硅基底)结构。
避免电荷的释放，^因此存储器是挥i性的。^本发明的实施例中的存一储器 结构主要是在挥发性可编程结构(例如氮化硅)与硅基底间的一相对低的能 障高度，以增加从硅基底至挥发性可编程结构的电荷移动，藉此可减少功 率需求与增加操作速度。在本发明的实施例中，挥发性可编程结构与介电
结构是弯曲的包围鳍式场效晶体管存储器中的突出半导体，可以产生能提 高操作速度的电场增强效果。
另夕卜，为达到上述目的，本发明还提供了一种存储器，此存储器集成电 路包括一突出半导体、 一挥发性可编程结构、 一介电结构、 一栅极结构以 及一控制电路。 _
该突出半导体是具有一i极区、 一漏极区与一通道区。该通道区是在 该源极区与漏极区间。该突出半导体是具有一宽度与一高度的一轮廓。该 突出半导体的该轮廓是自一基底突出该高度。
该挥发性可编程结构是具有一内表面与一外表面。该挥发性可编程结 构的该内表面是沿着该突出半导体的至少一部分的该宽度与至少一部分的 该高度与该突出半导体的该通道区作连接。该挥发性可程序结构是具有一 宽度与一高度的一轮廓。
该介电质结构是具有一内表面与一外表面。该介电质结构的该内表面 是沿着该挥发性可程序结构的至少一部分的该宽度与至少一部分的该高度
与该挥发性可编程结构作连接。该介电质结构是具有一宽度与一高度的一轮廓。
该栅极结构是具有一内表面，该栅极结构的该内表面是沿着该介电质 结构的至少一部分的该宽度与至少一部分的该高度与该介电质结构作连 接。 、
该控制电路是供应偏压调整至该突出半导体与该栅极结构。 捕捉存取存储器结构的鳍式场效晶体管类型有利于增加集成电路存储 器的操作速度以及应用于动态随机存取存储器时可减少操作电压。借由上述技术方案，本发明存储器及其制造方法至少具有下列优点及
有益效果
1 、藉由本发明的存储器结构在挥发性可编程结构与硅基底间的一相对 低的能障高度，能够增加从硅基底至挥发性可编程结构的电荷移动，藉此 可以减少功率需求、增强电场与增加操作速度。
2、 此外，捕捉存取存储器结构的鳍式场效晶体管类型有利于增加集成 电路存储器的操作速度，以及应用于动态随机存取存储器时可以减少操作 电压。
3、 本发明提出氮化硅的结构与其制造方法，与一般传统DRAM的结构 与方法不同。
综上所述，本发明是有关于 一种存储器及其制造方法，是适用于动态随 机存取存储器的应用以及低功率需求的应用上。在本发明中，此存储器包括 电荷捕捉鳍式场效晶体管结构，电荷捕捉鳍式场效晶体管结构包括一倒U字 形挥发性可编程结构与在挥发性可编程结构上的倒U字形介电结构。本发 明在技术上有显著的进步，并具有明显的积极效果，诚为一新颖、进步、实 用的新设计。
上述说明仅是本发明技术方案的概述，为了能够更清楚了解本发明的 技术手段，而可依照说明书的内容予以实施，并且为了让本发明的上述和 其他目的、特征和优点能够更明显易懂，以下特举较佳实施例，并配合附 图，详细说明如下。


图1是绘示具有PONIS(多晶硅/氧化物/氮化物/硅基底)结构的鳍式场 效晶体管-捕捉动态随机存取存储器结构的横切面剖面图，PONIS.结构具有 低能障高度。
图2是绘示图1的具有PONIS结构的鳍式场效晶体管-捕捉动态随机存
取存储器的立体图。
图3A与图3B是绘示具有氮化硅/硅介面的低能障高度与氧化硅/硅介
面对照的能带方框图。
图4A是绘示图1的藉由鳍式场效晶体管-捕捉动态随机存取存储器的 电子注入而写入的示意图。.
图4B是绘示图4A的用于藉由鳍式场效晶体管-捕捉动态随机存取存储 器的电子注入而写入的偏压调整示意图。
图5A是绘示图1的藉由鳍式场效晶体管-捕捉动态随机存取存储器的 电洞注入而擦除的示意图。图SB是绘示图5A的用于藉由鳍式场效晶体管-捕捉动态随机存取存储 器的电子注入而擦除的偏压调整示意图。
图6是绘示用于执行存储器结构的一鳍式场效晶体管-捕捉动态随机存 取存储器更新搡作的流程图。
图7是绘示鳍式场效晶体管-捕捉动态随机存取存储器与平面捕捉动态 随机存取存储器对照的临界电压转换-写入时间的曲线图。
图8是绘示鳍式场效晶体管-捕捉动态随机存取存储器与平面捕捉动态 随机存取存储器对照的临界电压转换-擦除时间的曲线图。
图9是绘示具有鳍式场效晶体管-捕捉动态随机存取存储器阵列的集成 电路的简单方框示意图。
11半导体基底12第一隔绝氧化区
13第二隔绝氧化区14突出半导体
15挥发性可编程结构16介电结构
27栅极结构28第一转角区
29第二转角区34源极区
35漏极区46存储器结构
48电子50电洞
5260:各个步骤流程6263、 65、 66:曲线
67集成电路901列解码器
902字线903栏解码器
904位线905汇流排
906感测放大器与数裤输入结构907数据汇流排
908偏压调整供应电压909程序化、擦除、读取
911数据输入线915数据输出线
具体实施例方式
为更进一步阐述本发明为达成预定发明目的所采取的技术手段及功 效，以下结合附图及较佳实施例，对依据本发明提出的存储器及其制造方法 其具体实施方式
、结构、方法、步骤、特征及其功效，详细说明如后。
有关本发明的前述及其他技术内容、特点及功效，在以下配合参考图 式的较佳实施例的详细说明中将可清楚呈现。通过具体实施方式
的说明，当 可对本发明为达成预定目的所采取的技术手段及功效得一更加深入且具体 的了解，然而所附图式仅是提供参考与说明之用，并非用来对本发明加以限制。
请参阅图1所示，是具有PONIS (Poly/Oxide/Nitride/Si-substrate,多晶硅/氧化物/氮化物/硅基底)结构的鳍式场效晶体管-捕捉动态随机存取
存储器(FinFET-TDRAM)结构的横切面剖面图。此存储器是被形成于具有一 第一隔绝氧化区12与一第二隔绝氧化区13的半导体基底11 (例如是P型硅) 上。此存储器的一突出半导体14是自半导体基底11作延伸，且位于第一 隔绝氧化区12与第二隔绝氧化区13之间。存储器的挥发性可编程结构15 具有倒U字形，并覆盖突出半导体14。介电结构16同样具有倒U字形，并 覆盖挥发性可编程结构15。栅极结构27覆盖介电结构16。
挥发性可编程结构15与介电结构16的弯曲部是在挥发性可编程结构 15中形成第一转角区28与第二转角区29。在挥发性可编程结构15中的第 一转角区28与第二转角区"将使得从栅极结构27到突出半导体14的电 场线集中，并且在挥发性可编程结构15与突出半导体14间的介面之处最 大，藉此可增强存储器中这些区域的电荷移动。因此，在减少在第一转角区 28与第二转角区29的存储器操作电压的同时，仍可增加操作速度。
在本发明的 一实施例中，突出半导体14可以例如是三角形或其他的尖 形、半圓形或其他圓形。在这样的实施例中，挥发性可编程结构15与介电 结构16是依照突出半导体14的形状而弯曲。只要与突出半导体14临接的 挥发性可编程结构15的内表面区域小于与介电结构16临接的挥发性可编 程结构15的外表面区域就会发生场增益。
请参阅图2所示，是绘示图1的具有P0NIS结构的鳍式场效晶体管-捕 捉动态随机存取存储器的立体图。 一源极区34与一漏极区35是为突出半 导体14的一部分。倒U字形的介电结构16与挥发性可编程结构15覆盖源 极区34与漏极区35间的通道区。
在本发明的一实施例中，挥发性可编程结构15可以例如是电荷捕捉材 料，例如氮化硅。在其他实施例中，挥发性可编程结构15可以是富硅氮化 硅。氮化硅可表示为Si3N4。如此，在一般氮化硅中，硅原子与氮原子的比例 为3: 4。以富硅氮化硅来说，其可简单的定义为Si: N〉3: 4。典型的比例 范围是在3.1: 4至4: 4之间。另一可用的参数为以光学椭圆测厚仪所量 得的633nm的折射光学指数(n)。对标准的氮化硅而言，折射指数n=2. 0。在 本实验中，富硅氮化硅典型的范围是在2. 05至2. 1之间。
在本发明的一实施例中，倒U字形的介电结构16可以氧化硅来实施。在 其他实施例中，介电结构16可以介电常数比氧化硅高的高介电值(high-K) 材料来实施。倒U字形的挥发性可编程结构15包括一材料，该材料具有大 于约4.5的介电常数，此材料例如是氮化硅(Si3N4)、氧化铝(AhO》以及氧 化铪(Hf 203)。
在本发明的一实施例中，栅极结构27包括n型多晶硅。在其他实施例中，栅极结构27包括具有一功函数大于n型硅的固有功函数的一材料，或 大于约4. 1电子伏特，较佳的是大于约4. 25电子伏特，且包括例如是大于约 5电子伏特。代表性的4册极材料包括p型多晶硅、氮化钬(TiN)、柏(Pt)、以 及其他高功函数金属与材料。适用于此技术的具体实施例中，其他具有相 对高功函数的材料包括金属、金属合金、金属氮化物以及金属氧化物。其 中，金属包括但不限于钌(Ru)、铱(Ir)、镍(Ni)与钴(Co)，金属合金包括 但不限于钌(Ru)-钛(Ti)、镍(Ni)-钛(Ti)，金属氧化物包括但不限于氧化 钌(Ru02)。高功函数栅极材料用于电子穿隧时将比典型n型多晶硅栅极有更 高的注入能障。将注入能障用于具有氧化硅的n型多晶硅栅极的注入能障 当成外部介电时，其是为3. 15电子伏特附近。因此，本发明的实施例用于 栅极的材料以及用于外部介电的材料是具有比3. 15电子伏特更高的注入能 障，例如是比3. 4电子伏特高，较佳的是比4电子伏特高。对于具有氧化硅 外部介电的p型多晶硅栅极而言，注入能障约为4. 25电子伏特，且被覆盖记 忆胞的结果门槛相对于具有n，多晶硅栅极的记忆胞被减少约2伏特，其 中n型多晶硅栅极是具有氧化硅外部介电。
请参阅图3A与闺3B所示，是绘示具有氮化硅/硅介面的低能障高度与 氧化硅/硅介面对照的能带方框图。图3A是绘示从右边的硅基底到左边的 氧化硅的电洞注入与电子注入。硅基底是具有由导电带Ec与价电带Ev所 分离成l. 1电子伏特宽的一禁止带。氧化硅/硅介面对电子而言是表示介于 氧化硅/硅介面的导电带边缘间的一 3. 1电子伏特的能障高度，以及对电洞 而言，其是表示介于氧化硅/硅介面的价电带边缘间的一4.6电子伏特的能 障高度。图3B是绘示从右边的硅基底到左边的氮化硅的电洞注入与电子注 入。氮化硅/硅介面对电子而言是表示介于氮化硅/硅介面的导电带边缘间 的一2. 1电子伏特的能障高度，以及对电洞而言，其是表示介于氮化硅/硅 介面的价电带边缘间的一 1.9电子伏特的能障高度。用于使电荷移动通过 这样的能障高度的机制是与热载子及/或穿隧有关。多种这样的电流机制具 有一电流大小，此电流大小是为能隙的函数，且可表示成指数e的关系，因
此在能障高度中相对地小改变在电荷移动上仍可有极大的效果。如此低能 障高度和氮化硅/硅介面可在较低的操作电压时提供更快的操作速度。
请参阅图4A所示，是绘示图1的藉由鳍式场效晶体管-捕捉动态随机 存取存储器的电子注入而写入的示意图。如图4A所示，电子48是从突出 半导体被注入至挥发性可编程结构。请参阅图4B所示，是绘示图4A的用 于藉由鳍式场效晶体管-捕捉动态随机存取存储器的电子注入而程序化的 偏压调整示意图。为了写入存储器结构46， 18伏特的栅极电压Vg是被供 给至栅极结构27， 0伏特的基底电压是被供给至基底11, 0伏特的漏极电压Vd是被供给至漏极区35， 0伏特的源极电压Vs被供给至源极区34。
请参阅图5A所示，是绘示图1的藉由鳍式场效晶体管-捕捉动态随机 存取存储器的电洞注入而擦除的示意图。如图5A所示，电洞50是从突出 半导体被注入至挥发性可程序结构。请参阅图5B所示，是绘示图5A的用 于藉由鳍式场效晶体管-捕捉动态随机存取存储器的电子注入而擦除的偏 压调整示意图。为了擦除存储器结构46，负18伏特的栅极电压Vg是被供 给至栅极结构27, 0伏特的基底电压是被供给至基底11， 0伏特的漏极电 压Vd是被供给至漏极区35， 0伏特的源极电压Vs被供给至源极区34。
请参阅图6所示，是绘示用于执行存储器结构的一鳍式场效晶体管-捕 捉动态随机存取存储器更新操作的流程图。如图6所示，普通的写入操作 是藉由第一群组的步骤52将新数据写入至存储器中。如图6所示，更新操 作是藉由第二群组的步骤53达成，其中是藉由将原始数据再程序化至存储 器中来更新存储器。在步骤57中，其是判断存储器结构是否接收新数据输 入以用于程序化。在步骤58中，如果有新数据输入，存储器将历经一擦 除操作，以将存储器擦除至一擦除电压(EV)水平。在步骤55中，存储器被 写入至已写入电压(PV)水平。.
然而，如果存储器结构未接收新数据输入，则前进至步骤59，在步骤 59中，当超过更新时间时，则将发生电荷泄漏。在一实施例中，更新时间 至少为1秒，值得注意的是其是比现有习知动态随机存取存储器典型的毫 秒的更新时间长。此鳍式场效晶体管-捕捉动态随机存取存储器是执行一非 破坏性读取，因此在一般操作中不需要考虑更新周期。故，鳍式场效晶体 管-捕捉动态随机存取存储器的更新频率比现有习知动态随机存取存储器 低。在步骤60,此存储器是被再写入至PV电压水平。如果存储器为EV电 压水平时，则不需进行更新。由于不是破坏性读取，所以存储器结构可在 没有擦除情况下进行更新。在再写入之后，则回到步骤57来判断是否有任 何新数据输入。
请参阅图7所示，是绘示鳍式场效晶体管-捕捉动态随机存取存储器与 平面捕捉动态随机存取存储器对照的临界电压转换-写入时间的曲线图。此 平面捕捉动态随机存取存储器具有多数个平坦层，该些平坦层包括挥发性 可编程结构与介电结构，弃且使挥发性可编程结构从栅极分离出来，因此挥 发性可编程结构与介电结构并无弯曲。图7中的X轴是为表示写入时间，Y 轴是表示临界电压转换。曲线62是表示用于鳍式场效晶体管-捕捉动态随 机存取存储器的写入数据点的例子。曲线63是表示用于平面捕捉动态随机 存取存储器的写入数据点的例子。值得注意的是，用于鳍式场效晶体管-捕入速度快。例如，为了达成使电压转换些微的超过0. 3伏特，鳍式场效晶 体管-捕捉动态随机存取存储器的写入时间大约是100纳秒，平面捕捉动态 随机存取存储器的写入时间大约是1毫秒，因此鳍式场效晶体管-捕捉动态
倍。 i、—、、又 '、' -. i 口-、
请参阅图8所示，是绘示鳍式场效晶体管-捕捉动态随机存取存储器与
平面捕捉动态随机存取存储器对照的临界电压转换-擦除时间的曲线图。图
8中的X轴是表示以秒为单位的擦除时间，Y轴是表示临界电压转换。曲线 65是表示用于鳍式场效晶体管-捕捉动态随机存取存储器的擦除数据点的 例子。曲线66是表示用于平面捕捉动态随机存取存储器的擦除数据点的例 子。值得注意的是，用于鳍式场效晶体管-捕捉动态随机存取存储器的擦除 速度是比平面捕捉动态随机存取存储器快。例如，为了达成使电压转换大约 是负0. 65伏特，鳍式场效晶体管-捕捉动态随机存取存储器的擦除时间大 约是25纳秒，平面捕捉动态随机存取存储器的擦除时间大约是200毫秒，因 此鳍式场效晶体管-捕捉动态随机存取存储器的擦除速度大约是平面捕捉 动态随机存取存储器的8000倍。
请参阅图9所示，是绘示具有鳍式场效晶体管-捕捉动态随机存取存储 器阵列的集成电路的简单方框示意图。集成电路67是包括使用挥发性存储 器实施的存储器阵列900，在此提到的挥发性存储器是配置在半导体基底 上，并且此半导体基底包括鳍式场效晶体管-捕捉动态随机存取存储器阵 列。阵列900中的存储器是以并联(例如或非(NOR))、串联(例如与非(NAND)) 或在虚拟接地阵列中互相连接。列解码器901是耦接至多数条字线902,其 中字线902是沿着存储器阵列900中的列作配置。行解码器903是耦接至 多数条位线904,其中该位线904是沿着存储器阵列900中的行作配置。位 址是供给至汇流排905上，以传送至行解码器903与列解码器901。方框 906中的感测放大器与数据输入结构是藉由数据汇流排907耦接至行解码器 903。数据是藉由数据输入线911从集成电路67的输入/输出埠、从内部或 从外部到集成电路67的其他数据源被供给至方框906中的数据输入结 构。另外，数据是藉由数据输出线915从方框906中的感测放大器被传送 至集成电路67的输入/输出埠或被传送到内部或从外部到集成电路67的其 他数据目的。状态机构909是控制偏压调整供应电压908的应用，例如用 于写入、擦除、读取与更新操作的电压。
此阵列可以其他模块被结合于集成电路上，例如处理器、其他存储器阵 列、可编程逻辑、专用逻辑等等。
以上所述，仅是本发明的较佳实施例而已，并非对本发明作任何形式上的限制，虽然本发明已以较佳实施例揭露如上，然而并非用以限定本发 明，任何熟悉本专业的技术人员，在不脱离本发明技术方案范围内，当可利 用上述揭示的方法及技术内容作出些许的更动或修饰为等同变化的等效实 施例，但凡是未脱离本发明技术方案的内容，依据本发明的技术实质对以 上实施例所作的任何简单修改、等同变化与修饰，均仍属于本发明技术方 案的范围内。
权利要求
1、一种存储器，其特征在于其包括一突出半导体，具有一源极区、一漏极区与一通道区，该通道区在该源极区与该漏极区间，该突出半导体是具有一宽度与一高度的一轮廓，该突出半导体的该轮廓是自一基底突出该高度；一挥发性可编程结构，在该突出半导体上，该挥发性可编程结构是具有一内表面与一外表面，该挥发性可编程结构的该内表面是沿着该突出半导体的至少一部分的该宽度与至少一部分的该高度而与该突出半导体的该通道区连接；一介电质结构，是具有一内表面与一外表面，该介电质结构的该内表面是沿着该挥发性可编程结构的至少一部分的该宽度与至少一部分的该高度与该挥发性可编程结构连接，该介电质结构是具有一宽度与一高度的一轮廓；一栅极结构，是具有一内表面，该栅极结构的该内表面是沿着该介电质结构的至少一部分的该宽度与至少一部分的该高度与该介电质结构作接触；以及一控制电路，是供应偏压调整至该突出半导体与该栅极结构。
2、 根据权利要求1所述的存储器，其特征在于其中所述的挥发性可编 程结构与该介电质结构是各自弄有包括一倒U字形的该轮廓。
3、 根据权利要求1所述的存储器，其特征在于其中所述的挥发性可编 程结构与该介电质结构是弯曲的包围该突出半导体，该挥发性可编程结构 与该介电质结构是形成至少一转角。
4、 根据权利要求1所述的存储器集成电路，其特征在于其中所述的挥 发性可编程结构是具有一可写入时间，该可编程时间小于100纳秒，用以 使一电压偏移振幅大于0. 3伏特。
5、 根据权利要求l所述的存储器，其特征在于其中所述的挥发性可编 程结构是具有一能障高度，该能障高度是小于4. 6电子伏特，用以防止电荷 从该突出半导体中逃脱。
6、 根据权利要求1所述的存储器集成电路，其特征在于其中所述的挥 发性可编程结构包括氮化硅、氧化铝与氧化铪。
7、 根据权利要求1所述的存储器，其特征在于其中所述的挥发性可编 程结构包括一材料，该材料具有大于4. 5的介电常数。
8、 一种存储器，其特征在于其包括 一存储器阵列，每一该存储器包括一突出半导体，具有一源极区、 一漏极区与一通道区，该通道区'是在该源极区与该漏极区间，该突出半导体是具有 一宽度与一高度的一轮廓，该突出半导体的该轮廓是自一基底突出该高度；一挥发性可编程结构，是在该突出半导体上，该挥发性可编程结构是具有一内表面与一外表面，该挥发性可编程结构的该内表面是沿着该 突出半导体的至少一部分的该宽度与至少一部分的该高度而与该突出半导体的该通道区连接；一介电质结构，是具有一内表面与一外表面，该介电质结构的该 内表面是沿着该挥发性可编程结构的至少一部分的该宽度与至少一部分的 该高度与该挥发性可编程结构连接，该介电质结构是具有一宽度与一高度 的一轮廓；及 一-一栅极结构，是具有一内表面，该栅极结构的该内表面是沿着该 介电质结构的至少一部分的该宽度与至少一部分的该高度与该介电质结构 作连接；以及一控制电路，是供给调整偏压至存储器阵列。
9、 根据权利要求8所述的存储器，其特征在于其中所述的阵列是为一 与或门阵列。
10、 一种存储器的制造方法，其特征在于其包括以下步骤 提供一突出半导体，该突出半导体具有一源极区、 一漏极区与一通道区，该通道区是在该源极区与该漏极区间，该突出半导体是具有一宽度与 一高度的一轮廓，该突出半导体的该轮廓是自 一基底突出该高度；提供一挥发性可编程结构，该挥发性可编程结构是配置于该突出半导 体上，该挥发性可编程结构是具有一内表面与一外表面，该挥发性可编程 结构的该内表面是沿着该突出半导体的至少一部分的该宽度与至少一部分 的该高度而与该突出半导体的该通道区连接；提供一介电质结构，该介电质结构是具有一内表面与一外表面，该介 电质结构的该内表面是沿着该挥发性可编程结构的至少一部分的该宽度与 至少一部分的该高度与该挥发性可程序结构连接，该介电质结构是具有一 宽度与一高度的一轮廓；提供一栅极结构，该4册极结构是具有一内表面，该4册极结构的该内表 面是沿着该介电质结构的至少一部分的该宽度与至少一部分的该高度与该 介电质结构作接触；以及提供一控制电路，该控制电路是供给调整偏压至该突出半导体与该栅 极结构。
全文摘要
本发明是有关于一种存储器及其制造方法。该存储器包括一突出半导体；一挥发性可编程结构；一介电质结构；一栅极结构；以及一控制电路，是供应偏压调整至该突出半导体与该栅极结构。该存储器，是适用于动态随机存取存储器的应用以及低功率需求的应用上。在本发明中，此存储器装置包括电荷捕捉鳍式场效晶体管结构，电荷捕捉鳍式场效晶体管结构包括一倒U字形挥发性可编程结构与在挥发性可编程结构上的倒U字形介电结构。
文档编号H01L29/78GK101599492SQ20081018941
公开日2009年12月9日 申请日期2008年12月24日 优先权日2008年6月4日
发明者吴昭谊 申请人:旺宏电子股份有限公司