专利名称：具有低导通电阻的mos器件的制作方法
技术领域：
本发明的实施方式涉及金属氧化物半导体(MOS)器件，以及更特别地，涉及具有 低导通电阻的MOS器件。
背景技术：
图1示出了具有栅极区、漏极区、源极区、和体(主体)区的示例性传统的金属氧 化物半导体(MOS)单元10，每个区包括各自的接点。MOS沟道(栅极区)的宽度可以为B， 以及MOS沟道的长度可以为G，而源极区和漏极区的长度分别可以为S和D。MOS单元10的 长度可以为A，其可包括源极区、栅极区和漏极区的长度。在各种实施方式中，尺寸B、S、G 和D可根据特定的工艺技术的设计规则来获得一定的可靠性和电压能力，这在本领域是众 所周知的。MOS的总面积可以为A χ B。MOS单元10的导通电阻(Ron)可至少部分依赖于各个区的尺寸。例如，较大的宽 度B可导致较小的Ron，以及较小的长度G可导致较小的Ron。通过降低Ron，可增加MOS在 给定的时间段中开关的次数，并因此，可实现较高的开关速度和每次开关事件中较低的能
量消耗。然而，为了降低Ron，如果MOS沟道的宽度B增大，MOS单元的面积也将成比例增 大。增大的MOS面积可导致相同面积中具有较小计算能力的芯片，或制造成本增加的较大 的芯片。从而，在基本上不增加MOS面积的情况下降低Ron是所期望的。一种降低Ron的方法由对两个基本MOS单元进行镜像组成，这使得每个单元的漏 极区重叠，如图2中两个MOS单元的示例性MOS阵列20所示。在MOS阵列20中，有效宽度 B加倍(由于有两个MOS沟道，每个宽度为B)，从而降低Ron，同时阵列20的总面积小于单 个MOS阵列面积的2倍(S卩，小于A χ B的2倍)。这个结构可通过对大量基本MOS单元进 行镜像而重复，如图3的MOS单元阵列所示，以获得更小的Ron。然而，所期望的是在基本上不增大MOS单元面积的情况下进一步增大沟道宽度以 降低Ron。
发明内容
在各种实施方式中，本公开提供用于具有Ron的MOS器件的装置和方法。更具体 地，根据本公开的各种实施方式，提供了金属氧化物半导体(MOS)器件，该MOS器件包括漏 极区、环绕漏极区并在漏极区周围形成环的栅极区、布置在栅极区周围的多个源极区，其中 每个源极区可位于漏极区相应侧的对面，以及布置在栅极区周围的多个体区，其中所述多个源极区中的一个或更多个可将所述多个体区中的一个或更多个从栅极区分离。在各种实 施方式中，栅极区可在漏极区周围形成闭环，且所述多个体区中没有一个可与栅极区相邻。 在各种实施方式中，第一源极区可与第一体区和第二体区相邻，以及第二源极区可与第三 体区和第四体区相邻，第三源极区可与第三体区相邻，以及第四源极区可与第四体区相邻。 在各种实施方式中，第二源极区可与第三源极区和第四源极区相邻，以及第一源极区不可 与第二、第三和第四源极区中的任何一个相邻。漏极区可具有多边形形状，所述多边形形状 包括正方形、长方形、六边形和八边形之一。体区可布置在器件的一个或更多角落。沟道区 可在栅极区下面形成，并可配置成使得电流从每个源极区流向漏极区。在各种实施方式中， 器件可以是晶体管，并可在基底上形成。基底可以是硅基底，且栅极可包括多晶硅。在各种 实施方式中，器件可以是正方形双扩散MOS(SQDMOS)。所述多个体区中的每一个可具有至少 一个体接点，所述多个源极区中的每一个可具有至少一个源极接点，以及漏极区可具有至 少一个漏极接点。根据本发明的各种实施方式，还提供在基底上具有形成为阵列中的多个MOS晶体 管单元的MOS器件，每个MOS晶体管单元包括漏极区、环绕漏极区并在漏极区周围形成环的 栅极区、布置在栅极区周围的多个源极区，其中每个源极区可位于漏极区相应侧的对面，以 及布置在栅极区周围的多个体区，其中所述多个源极区中的一个或更多个可将所述多个体 区中的一个或更多个从栅极区分离。所述多个MOS晶体管单元之一的多个源极区中的至少 一个可与邻接MOS晶体管单元的多个源极区中对应的源极区重叠。所述多个MOS晶体管单 元之一的栅极区可与邻接MOS晶体管单元的栅极区相邻。根据本发明的各种实施方式，还提供用于形成MOS器件的方法，包括形成漏极 区，形成环绕漏极区成环的栅极区，形成布置在栅极区周围的多个源极区，其中每个源极区 可在漏极区对应侧的对面形成，以及形成布置在栅极区周围的多个体区，其中所述多个源 极区中的一个或更多个将所述多个体区中的一个或更多个从栅极区分离。形成体区可进一 步包括形成多个体区使得所述多个体区中没有一个与栅极区相邻。形成所述多个源极区 进一步包括形成与第一体区和第二体区相邻的第一源极区，形成与第三体区和第四体区相 邻的第二源极区，形成与第三体区相邻的第三源极区，以及形成与第四体区相邻的第四源 极区。在各种实施方式中，形成所述多个源极区可进一步包括形成所述多个源极区以 使得第二源极区与第三源极区和第四源极区相邻，以及第一源极区不与第二、第三和第四 源极区中的任何一个相邻。该方法可进一步包括在栅极区下面形成沟道区，使得电流从所 述多个源极区中的每一个流向漏极区。
本发明的实施方式可通过以下结合附图的详细描述变得浅显易懂。为辅助该描 述，相似的参考数字指示相似的结构元件。本发明的实施方式通过示例而不是受限于附图 中的图的方式来示出。图1示出了示例性传统MOS结构的俯视图；图2和图3示出了两个示例性传统MOS单元阵列的俯视图；图4根据本发明的各种实施方式，示出了示例性MOS单元的俯视图5根据本发明的各种实施方式，示出了两个MOS单元的示例性阵列的俯视图；图6a和图6b根据本发明的各种实施方式，示出了两个示例性阵列的俯视图，每个 阵列包括四个MOS单元；图7根据本发明的各种实施方式，示出了包括多个MOS单元的示例性阵列的俯视 图。
具体实施例方式在以下的详细描述中，参考了作为其中一部分的附图，其中相似的数字自始至终 指示相似的部件，以及其中通过阐释的方式对本发明进行实践的实施方式来进行显示。可 以理解的是也可使用其它实施方式，并且可在不偏离本发明范围的情况下进行结构或逻辑 的变化。因此，以下的详细描述不应从限制意义上去理解，且与本发明一致的实施方式的范 围通过所附权利要求及与其等同的内容来限定。各种操作可以以有助于理解本发明的方式被描述为多个顺序的离散操作；然而， 描述顺序不应当被解释为暗示这些操作依赖于顺序。本描述中可使用短语“在实施方式中”(“in an embodiment”)，或者“在多种实 施方式中”(“in embodiments”)，其每一个指相同或不同实施方式中的一个或更多。短语 “在一些实施方式中”被重复使用。该短语通常不，但是可以，指相同的实施方式。术语“包 含”、“具有”、“包括”为同义词，除非上下文中指明了其它情况。短语“A和/或B”意味着 (A)、⑶、或(A和B)。短语“A/B”意味着(A)、⑶、或(A和B)，类似于短语"A和/或B”。 短语‘‘A、B和C中的至少一个”意味着(A)、(B)、(C)、(A和B)、(A和C)、(B和C)或(A、B 和C)。短语“㈧B”意味着⑶或(A和B)，就是说，A是可选的。图4根据本发明的各种实施方式，示出了示例性MOS单元60的俯视图。MOS单 元60示出为大致正方形，但是在各种其它实施方式中，MOS单元60可具有圆形或任何多边 形形状，如长方形、六边形、八边形等。MOS单元60可以是，例如，MOS晶体管，包括NMOS或 PMOS晶体管。MOS单元60也可以是双扩散的MOS(DMOS)，以及在各种实施方式中，MOS单元 60可以是正方形DMOS (SQDMOS)。在各种实施方式中，MOS单元60可包括形成于基底例如硅基底或任何其它适当类 型的基底之上的至少一个漏极区62、一个栅极区66、多个源极区64a，... ,64d以及多个体 区 68a, ···，68d。再次参考图4，示出漏极区62形成为正方形，但是其它形状(例如，圆形或任何多 边形，如长方形、六边形或八边形)的漏极区也是可能的。漏极区62可包括多个漏极接点 82。尽管只有两个矩形漏极接点在图4中示出，不同数量和/或形状的漏极接点也是可能 的。在各种实施方式中，漏极接点和/或漏极区的配置可至少部分基于一个或更多操作要 求，包括但是不限于，MOS单元60的电流和/或功率要求。MOS单元60的栅极区66可环绕或包围漏极区62，如图4所示。栅极区66可在漏 极区62周围形成闭环，该闭环具有对应于漏极区62形状的形状。在各种实施方式中，针对本发明的目的且除非另有说明，第一区和第二区相邻暗 示着第一区的至少一部分位于第二区的至少一部分旁边(并有可能直接接触)，没有中间 区域位于第一区的所述部分和第二区的所述部分之间。因此，漏极区62与栅极区66相邻，如图4所示。如图4所示，栅极区66的一部分具有正方形形状，尽管部分地基于漏极区62的形 状和/或源极区64a，. . .，64d的位置，栅极区66可以具有圆形或任何多边形形状，如，例 如，长方形、六边形或八边形。栅极区66可包括，例如，多晶硅，或任何其它适当类型的导体 或半导体材料。一个或更多栅极接点(图4中未示出)也可连接至栅极区66。沟道区70(图4中以虚线示出)可在栅极区66下面形成，并可配置成使得电流可 从源极区64a，...，64d中的每一个流向漏极区62。尽管因为示意的目的，沟道区70的边 界显示位于栅极区66的内部，但在各种实施方式中，沟道区70的边界(或者至少边界的一 部分)和栅极区66的边界可大致重叠。在图4中，沟道区70被示出为不存在于源极区64a 和64c之间(或源极区64a和64d之间)的空间中，尽管在各种实施方式中，沟道区70也 可延伸至这个空间。在各种实施方式中，MOS单元60的源极区64a，. . .，64d中的每一个可布置在栅极 区66的各个侧面，漏极区的对面，使得漏极区的每个侧面与相应的源极区对准。通过这种 方式，可使经过沟道区70从源极区流向漏极区62的电流最大化。类似地，体区也可布置在栅极区周围，在漏极区62的对面。在各种实施方式中，体 区68a，. . .，68d可布置在MOS单元60的各个角落。源极区64a，. . .，64d中的每一个可包括一个或更多源极接点84。类似地，体区 68a, ... ,68d中的每一个可包括一个或更多体接点88。很明显，图4中源极和/或体接点 的配置(即，数量、形状和/或尺寸)本质上是纯示例性的，不同配置的接点也是可能的。如图4所示，源极区64a可与体区68a和68b相邻，源极区64b可与体区68c和 68d相邻，源极区64c可与体区68c相邻，以及源极区64d可与体区68d相邻。如图4所示，源极区64d的一部分可位于源极区64b的一部分的旁边(靠近在MOS 单元60的角落处的体区68d)。就是说，源极区64d和64b可彼此相邻。类似地，源极区64c 和64b也可彼此相邻。在各种实施方式中，栅极区66可在源极区64c和源极区64a之间的空间中延伸， 从而将源极区64c和64a分离。这样，源极区64a和64c可彼此不相邻。类似地，源极区 64a和64d可彼此不相邻。在各种实施方式中，源极区可将体区从栅极区66分离。例如，源极区64b和64d可 共同地将体区68d从栅极区66分离。这样，体区68d可不与栅极区66相邻。类似地，源极 区64a可将体区68a和68b从栅极区66分离。这样，体区68a和68b可不与栅极区66相 邻。在各种实施方式中，体区68a，... ,68d中没有一个可与栅极区66相邻。通过布置图4中的栅极区66，使得其在漏极区62周围形成环，沟道宽度可由于栅 极区的增大而增大，如与图1的MOS单元相比。沟道宽度的这个增益可导致与图1的MOS 单元10相比，图4的MOS单元60中的Ron值相对较低，而MOS单元60的面积没有实质性 的增加。通过降低Ron，M0S单元60中的MOS开关的次数可进一步增加，并因此可实现较高 的开关速度和每次开关事件中较低的能量消耗。此外，由于图4中源极区64a，...，64d中的每一个可与至少一个体区相邻，这可确 保MOS单元有效工作，包括保持MOS晶体管的有效的阈值电压所必需的良好的源极-体接 触。此外，MOS单元60中的体区68a，. . .，68d中没有一个可与栅极或沟道区接触，这对保
7持MOS晶体管相对大的击穿电压可能是必需的。图5根据本发明的各种实施方式，示出了两个MOS单元的示例性阵列100的俯视 图。阵列100可包括MOS单元IOOa和100b，它们当中的每一个可具有与图4的MOS单元 60的结构大致类似的结构。图4和图5中具有类似阴影的区域可代表类似的区。例如，与 图4中的方格区域代表体区一样，图5中的方格区域也可代表体区，这对本领域技术人员来 说是明显的。单元IOOa和IOOb可布置成使得每个单元中至少一个源极区重叠，形成公共源极 区(在阵列100中间)。通过这种方式，图5中单元阵列100的总面积可小于图4中个体单 元60面积的两倍，尽管图5中阵列100的沟道宽度可能是MOS单元60的沟道宽度的两倍。 此外，单元IOOa和IOOb的栅极区可以是连续的。就是说，IOOa的栅极区可以与IOOb的栅 极区相邻，如图5中所示。图6a和6b根据本发明的各种实施方式，分别示出了两个示例性阵列120和140 的俯视图，每个阵列包括四个MOS单元。图6a的阵列120的个体MOS单元的结构与图6b 的阵列140的个体MOS单元的结构基本类似。然而，两个图中，单元(具体地，单元的源极 区)在每个阵列中的布置方式不同，这对本领域技术人员来说是明显的。图7根据本发明的各种实施方式，示出了包括多个MOS单元的示例性阵列160的 俯视图。更具体地，阵列160包括16个MOS单元，尽管在各种实施方式中，阵列160中可以 有任何其它数量的MOS单元。图7的阵列160为图6b的阵列140的扩展，尽管对本领域技 术人员来说，很明显，图6a的阵列120也可被扩展以创建包括数量为16 (或任何其它适当 数量)的MOS单元的阵列。图4的MOS单元60中和图6a、图6b和图7的阵列120、140和160中，具有类似阴 影的区域可代表类似的区。例如，图4中的方格区域代表体区，那么图6a、图6b和图7中的 方格区域也可代表体区。在图6a、图6b和图7的每一个MOS阵列中，单元可布置成使得图6a、图6b和图7 的每一个阵列中，一些单元的栅极区可以是连续的。就是说，阵列120、140或160中，单元 的栅极区可与邻接单元的栅极区相邻。此外，在图6a、图6b和图7的每一个MOS阵列中，单元可布置成使得每个单元中至 少一个源极区与邻接单元的对应的源极区重叠。这可分别导致图6a、图6b和图7的阵列 120,140和160的沟道宽度相比于图4的MOS单元60的沟道宽度增大，而阵列的面积不按 比例增加。例如，阵列120的沟道宽度可比MOS单元60的沟道宽度大4倍。然而，阵列120 的面积可小于MOS单元60面积的4倍。这可在阵列中每个MOS单元的面积不按比例增大 的情况下，导致相比于单元60，阵列120、140和160中的Ron进一步降低。尽管在此已示出并描述了特定的实施方式，本领域普通技术人员和其它人将理 解，在不偏离本发明的范围的情况下，多种替换和/或等同的实施方式可用来替代所示出 和所描述的特定的实施方式。本发明涵盖无论是从字面上还是根据等同原则明显落入所附 权利要求范围内的所有方法、装置和物品。例如，尽管以上公开了示例系统，该示例系统除 了其它组件之外还包括软件或在硬件上执行的固件，应当注意到这种系统仅为示意性的， 不应当被认为是限制性的。尤其是，考虑到了所公开的硬件、软件和/或固件组件中的任意 或全部可以专门在硬件、专门在软件、专门在固件或在硬件、软件和/或固件的一些组合中体现。本申请旨在涵盖在此讨论的实施方式的任何适应或变化形式。从而，体现并旨在使 本发明仅由权利要求及其等同内容来限定。
权利要求
一种金属氧化物半导体(MOS)器件，包括漏极区；栅极区，所述栅极区环绕所述漏极区并在所述漏极区周围形成环；多个源极区，所述多个源极区布置在所述栅极区周围，其中每个源极区位于所述漏极区的对应侧的对面；以及多个体区，所述多个体区布置在所述栅极区周围，其中所述多个源极区中的一个或更多个将所述多个体区中的一个或更多个从所述栅极区分离。
2.如权利要求1所述的器件，其中所述栅极区在所述漏极区的周围形成闭环。
3.如权利要求1所述的器件，其中所述多个体区中没有一个体区与所述栅极区相邻。
4.如权利要求1所述的器件，其中第一源极区与第一体区和第二体区相邻； 其中第二源极区与第三体区和第四体区相邻； 其中第三源极区与所述第三体区相邻；以及 其中第四源极区与所述第四体区相邻。
5.如权利要求4所述的器件，其中所述第二源极区与所述第三源极区和所述第四源极区相邻；以及其中所述第一源极区不与所述第二源极区、第三源极区和第四源极区中的任何一个相邻。
6.如权利要求1所述的器件，其中所述漏极区具有包括正方形、长方形、六边形和八边 形中的一种形状的多边形形状。
7.如权利要求1所述的器件，其中所述多个体区布置在所述器件的一个或更多个角落中。
8.如权利要求1所述的器件，沟道区在所述栅极区的下面形成。
9.如权利要求8所述的器件，其中所述沟道区配置成使得电流从每个源极区流向所述 漏极区。
10.如权利要求1所述的器件，其中所述器件为晶体管。
11.如权利要求1所述的器件，其中所述器件在基底上形成。
12.如权利要求11所述的器件，其中所述基底为硅基底，以及所述栅极区包括多晶硅。
13.如权利要求1所述的器件，其中所述器件为正方形双扩散的MOS(SQDMOS)。
14.如权利要求1所述的器件，其中所述多个体区中的每一个具有至少一个体接点；其中所述多个源极区中的每一个 具有至少一个源极接点；以及其中所述漏极区具有至少一个漏极接点。
15. 一种金属氧化物半导体(MOS)器件，所述器件在基底上具有形成为阵列的多个MOS 晶体管单元，每个MOS晶体管单元包括漏极区；栅极区，所述栅极区环绕所述漏极区并在所述漏极区周围形成环； 多个源极区，所述多个源极区布置在所述栅极区周围，其中每个源极区位于所述漏极 区的对应侧的对面；以及多个体区，所述多个体区布置在所述栅极区周围，其中所述多个源极区中的一个或更 多个将所述多个体区中的一个或更多个从所述栅极区分离。
16.如权利要求15所述的器件，其中所述多个MOS晶体管单元之一的所述多个源极区 中的至少一个与邻接MOS晶体管单元的对应源极区重叠。
17.如权利要求15所述的器件，其中所述多个MOS晶体管单元之一的栅极区与邻接 MOS晶体管单元的栅极区相邻。
18.一种用于形成金属氧化物半导体(MOS)器件的方法，包括 形成漏极区；形成环绕所述漏极区的栅极区；形成布置在所述栅极区周围的多个源极区，其中每个源极区在所述漏极区的对应侧对 面形成；以及形成布置在所述栅极区周围的多个体区，其中所述多个源极区中的一个或更多个将所 述多个体区中的一个或更多个从所述栅极区分离。
19.如权利要求18所述的方法，其中形成所述体区进一步包括形成所述多个体区，使得所述多个体区中没有一个体区与所述栅极区相邻。
20.如权利要求18所述的方法，其中形成所述多个源极区进一步包括 形成与第一体区和第二体区相邻的第一源极区；形成与第三体区和第四体区相邻的第二源极区； 形成与所述第三体区相邻的第三源极区；以及 形成与所述第四体区相邻的第四源极区。
21.如权利要求20所述的方法，其中形成所述多个源极区还包括形成所述多个源极区，使得所述第二源极区与所述第三源极区和所述第四源极区相 邻，以及所述第一源极区不与所述第二源极区、第三源极区和第四源极区中的任何一个相 邻。
22.如权利要求18所述的方法，还包括在所述栅极区下面形成沟道区，使得电流从所述多个源极区中的每一个流向所述漏极区。
全文摘要
金属氧化物半导体(MOS)器件包括漏极区，环绕所述漏极区并在所述漏极区周围形成环的栅极区，布置在所述栅极区周围的多个源极区，其中每个源极区位于所述漏极区对应侧的对面，以及布置在所述栅极区周围的多个体区，其中所述多个源极区中的一个或更多个将所述多个体区中的一个或更多个从所述栅极区分离。
文档编号H01L29/423GK101911301SQ200880124088
公开日2010年12月8日 申请日期2008年12月17日 优先权日2007年12月17日
发明者塞哈特·苏塔迪嘉, 拉维尚卡尔·克里沙姆尔斯 申请人:马维尔国际贸易有限公司