专利名称：一种薄膜晶体管及其制作方法、图像显示装置的制作方法
技术领域：
本发明涉及晶体管，具体涉及一种肖特基薄膜晶体管及其制作方法和 使用该薄膜晶体管的图像显示装置。
背景技术：
平板显示技术和器件已经发展成信息显示的主流技术和器件。对平板 显示器而言，无论是目前居主导地位的液晶显示器，还是有望成为下一代
主流的有机发光二极管(OLED)显示器，还是将来的柔性基底显示器， 要实现大尺寸和高分辨率的显示，都必需采用薄膜晶体管作为像素开关控 制元件或周边驱动电路的集成元件。目前的薄膜晶体管多采用PN结源漏 类型，但其本身固有的一些缺陷限制了此类薄膜晶体管的应用。
肖特基源漏晶体管技术是一种工艺简单、成本低廉的器件技术。现有 技术中，肖特基晶体管的结构通常采用顶栅结构，即沟道层及其两侧的源 漏区位于衬底上，栅电极形成于沟道层的上方。肖特基结通常是通过金属 硅化物与硅的接触而形成，为确保肖特基接触被栅电极所覆盖， 一般需要 使金属硅化物向硅沟道内有足够的扩展，这种扩展需要较高的温度才能实 现，不适合具有低温工艺要求的平板显示器件。
发明内容
本发明要解决的技术问题是提供一种能在低温下实现肖特基源漏接 触的薄膜晶体管以及采用该薄膜晶体管的图像显示装置，本发明要解决的 另一个技术问题是提供实现这种肖特基结型薄膜晶体管的工艺制备方法。
本发明的技术问题是通过以下技术方案加以解决的
一种薄膜晶体管，包括设置在衬底上的栅电极、沟道层、源区和漏区， 所述沟道层形成于所述栅电极的上方，所述沟道层在沟道长度方向上的尺 寸小于栅电极同方向的长度并处于所述栅电极长度的覆盖范围之内，所述 源区和漏区形成于所述栅电极的两侧且与所述栅电极绝缘，所述源区和漏 区分别与所述沟道层长度方向的两侧面相接触形成肖特基结。
上述薄膜晶体管还包括栅介质层，所述栅介质层覆盖在所述栅电极和衬底上，所述沟道层及其两侧的源区和漏区形成于所述栅介质层的上面。
上述薄膜晶体管还包括沟道保护层，所述沟道保护层覆设于所述沟道 层的上方。
上述源区和漏区采用金属材料形成。
上述源区和漏区采用低功函数的金属或高功函数的金属，所述低功函
数的金属是指功函数值小于4.5eV的金属，所述高功函数的金属是指功函 数值大于4.5eV的金属。
一种薄膜晶体管的制作方法，包括以下步骤-步骤A、在衬底上形成栅电极；
步骤C、在栅电极的上方用半导体材料形成沟道层，使沟道层在沟道 长度方向上的尺寸小于栅电极同方向的长度并处于步骤A所述栅电极的覆 盖范围之内；
步骤D、在步骤C所形成沟道层两侧的栅介质层上形成源区和漏区， 使所述源区和漏区与所述沟道层长度方向的的两侧面相接触形成肖特基 结。
在上述步骤A之后和步骤C之前还包括以下步骤 步骤B、在步骤A形成的栅电极上形成栅介质层； 上述步骤C还包括在沟道层上连续生长沟道保护层的步骤。 上述源区和漏区采用金属材料形成。
上述步骤A具体通过生长导电薄膜再经光刻和刻蚀加以实现或通过光 刻、带胶成膜和光刻胶剥离形成栅电极。
一种图像显示装置，包括透明基板，在所述透明基板上设置上述薄膜 晶体管。
本发明与现有技术相比较的有益效果是
(1)在现有的肖特基源漏型晶体管中，肖特基结是通过金属硅化物与 沟道硅接触形成的，为确保肖特基接触被栅电极覆盖， 一般使硅化物向沟 道内有足够的扩展，该扩展需要较高温度才能实现；而本发明的源区和漏 区与沟道层相连形成肖特基结型的薄膜晶体管为背栅结构，即该肖特基结 和沟道层形成于栅电极的上方，很容易使得沟道层在沟道长度方向上处于 栅电极的长度范围之内，所形成的肖特基结直接受到栅电极的控制和调节。这种背栅结构的肖特基型薄膜晶体管不需要高温扩展因此可在低温工艺下 实现，同时还避免了较高温度下金属硅化物所导致的栅与源漏的短路。
(2)本发明源区及漏区可以采用金属材料制成，例如可选择采用低功 函数或高功函数的金属材料，因而本发明的薄膜晶体管既可实现n型器件 也可实现p型器件，可以实现CMOS非晶硅TFT (薄膜晶体管)电路。.
图1是本发明薄膜晶体管具体实施方式
的剖面结构示意图； 图2是本发明制作方法具体实施方式
栅电极形成示意图； 图3是本发明制作方法具体实施方式
栅介质层生长示意图； 图4是本发明制作方法具体实施方式
沟道层和沟道保护层生长和图形 化示意图5是本发明制作方法具体实施方式
源漏区形成示意图6是本发明制作方法具体实施方式
钝化层和接触孔形成示意图7是本发明制作方法具体实施方式
源漏区引出线形成示意图。
具体实施例方式
下面用具体实施方式
结合附图对本发明做进一步详细说明。
本发明薄膜晶体管，其一种具体实施方式
，如图1所示，包括衬底l、 一栅电极2、 一栅介质层3、 一沟道层4、 一沟道保护层5、 一源区6和一 漏区7，衬底1可采用透明材料，本实施例中，衬底1为玻璃衬底或其他 材质，例如塑料衬底。
栅电极2设置于衬底1之上，本实施方式中，栅电极2为金属材料， 如铬、钼或铝中的任意一种，由磁控溅射方法或热蒸发方法形成；另一种 实施方式，栅电极2可采用透明导电薄膜，如氧化铟锡(ITO)等，由磁 控溅射方法形成。栅电极的厚度一般为100 300纳米。
栅介质层3覆盖于栅电极2和衬底1之上，本实施方式中，栅介质层 3可以选用氮化硅或氧化硅等绝缘介质，由等离子增强化学汽相淀积 (PECVD)方法形成；另外的实施方式，也可釆用氧化铝、氧化铪等金属 氧化物，由磁控溅射方法形成，栅介质3的厚度一般为100 400纳米。
沟道层4位于覆盖栅电极2区域的栅介质层3之上，其在长度方向上 的尺寸小于同方向上栅电极2的尺寸并处于栅电极2的长度范围之内。本 实施方式中，沟道层4采用非晶硅材料，由PECVD方法形成；另外的实施方式，采用金属氧化物半导体，如氧化锌基材料，由磁控溅射或其它方
法形成。沟道层4的厚度一般为20 200纳米。
沟道保护层5位于沟道层4之上，其平面尺寸与沟道层4尺寸相同。 本实施方式中，沟道保护层5采用氮化硅或氧化硅等绝缘介质，由PECVD 方法形成；另外的实施方式，可以采用氧化铝或氧化铪等金属氧化物，由 磁控溅射方法形成。沟道保护层5的厚度为20 200纳米。
源区6和漏区7位于栅介质层3之上分别与所述沟道层4长度方向的 两端侧面相连。源区6和漏区7由金属材料构成，通常由磁控溅射形成， 厚度一般为100 300纳米。对n型TFT,源区6和漏区7 —般选用功函 数较小(小于4.5eV)的金属材料，如铝、钛、钼等；对p型TFT，源区 6和漏区7 —般选用功函数较大(大于4.5eV)的金属材料，如镍、金和铂等。
本发明薄膜晶体管的制作方式，其一种实施方式，包括以下步骤
步骤101、如图2所示，衬底1采用透明玻璃基板。在玻璃基板上磁 控溅射生长一层100 200纳米厚的金属络膜，然后光刻和刻蚀形成栅电极 2;另外的实施方式，通过光刻、带胶成膜，和光刻胶剥离形成栅电极；
步骤102、如图3所示，采用PECVD方法生长一层100 300纳米厚 的氮化硅薄膜，形成栅电极2的栅介质层3;
步骤103、如图4所示，采用PECVD连续淀积一层厚度为100 200 纳米的非晶硅和20 80纳米的氮化硅层，光刻和刻蚀该氮化硅和非晶硅 层，形成沟道层4和沟道保护层5。沟道层4和沟道保护层5图形由同一 掩膜版确定。所形成的沟道层4在沟道长度方向的尺寸小于同方向上栅电 极2的尺寸并处于栅电极2的长度覆盖范围之内；
步骤104、如图5所示，用磁控溅射的方法淀积150 300纳米厚的金 属镍，在300。C温度下的真空条件下退火30分钟，然后光刻和刻蚀形成 晶体管的源区6和漏区7;
步骤105、如图6所示，用磁控溅射方法淀积一层100 300纳米厚的 氧化硅层8，然后光刻和刻蚀形成电极的接触孔9和10;
步骤106、如图7所示，用磁控溅射方法淀积一层100 300纳米厚的 金属铝膜，然后光刻和刻蚀制成薄膜晶体管的源区金属引出电极ll、漏区 金属引出电极12。
在图像显示装置(例如液晶显示器或有机发光二极管(OLED)显示 器)中，可采用上述制作方法在透明基板上形成肖特基型薄膜晶体管，采 用该种肖特基型薄膜晶体管作为像素开关元件或周边驱动电路的集成元件。
采用这种肖特基型薄膜晶体管的图像显示装置，简化了制作方法，减 少了短路缺陷造成的产品报废，因而提高了成品率，降低了成本。并且该
肖特基型薄膜晶体管既可实现n型器件也可实现p型器件，因此可以实现 CMOS电路，扩展了适用范围。
以上内容是结合具体的优选实施方式对本发明所作的进一步详细说 明，不能认定本发明的具体实施只局限于这些说明。对于本发明所属技术 领域的普通技术人员来说，在不脱离本发明构思的前提下，还可以做出若 干简单推演或替换，都应当视为属于本发明的保护范围。
权利要求
1. 一种薄膜晶体管，包括设置在衬底上的栅电极、沟道层、源区和漏区，其特征在于，所述沟道层形成于所述栅电极的上方，所述沟道层在沟道长度方向上的尺寸小于栅电极同方向的长度并处于所述栅电极长度的覆盖范围之内，所述源区和漏区形成于所述栅电极的两侧且与所述栅电极绝缘，所述源区和漏区分别与所述沟道层长度方向的两侧面相接触形成肖特基结。
2. 根据权利要求1所述的薄膜晶体管，其特征在于，还包括栅介质层， 所述栅介质层覆盖在所述栅电极和衬底上，所述沟道层及其两侧的源区和 漏区形成于所述栅介质层的上面。
3. 根据权利要求2所述的薄膜晶体管，其特征在于，还包括沟道保护 层，所述沟道保护层覆设于所述沟道层的上方。
4. 根据权利要求1至3任一所述的薄膜晶体管，其特征在于，所述源 区和漏区采用金属材料形成。
5. 根据权利要求4所述的薄膜晶体管，其特征在于，所述源区和漏区 采用低功函数的金属或高功函数的金属，所述低功函数的金属是指功函数 值小于4.5eV的金属，所述高功函数的金属是指功函数值大于4.5eV的金 属。
6. —种薄膜晶体管的制作方法，其特征在于，包括以下步骤-步骤A、在衬底上形成栅电极；步骤C、在栅电极的上方用半导体材料形成沟道层，使沟道层在沟道 长度方向上的尺寸小于栅电极同方向的长度并处于步骤A所述栅电极的覆 盖范围之内；步骤D、在步骤C所形成沟道层两侧的栅介质层上形成源区和漏区， 使所述源区和漏区与所述沟道层长度方向的的两侧面相接触形成肖特基 结。
7. 根据权利要求6所述的方法，其特征在于，在所述步骤A之后和步 骤C之前还包括以下步骤步骤B、在步骤A形成的栅电极上形成栅介质层； 所述步骤C还包括在沟道层上连续生长沟道保护层的步骤。
8. 根据权利要求7所述的方法，其特征在于，所述源区和漏区采用金 属材料形成。
9. 根据权利要求6所述的方法，其特征在于，所述步骤A具体通过生 长导电薄膜再经光刻和刻蚀加以实现或通过光刻、带胶成膜和光刻胶剥离 形成栅电极。
10. —种图像显示装置，包括透明基板，其特征在于，在所述透明基 板上设置权1至5中任一项所述的薄膜晶体管。
全文摘要
本发明公开了一种薄膜晶体管，包括设置在衬底上的栅电极、沟道层、源区和漏区，所述沟道层形成于所述栅电极的上方，所述沟道层在沟道长度方向上的尺寸小于栅电极同方向的长度并处于所述栅电极长度的覆盖范围之内，所述源区和漏区形成于所述栅电极的两侧且与所述栅电极绝缘，所述源区和漏区分别与所述沟道层长度方向的两侧面相接触形成肖特基结。本发明还公开了一种上述薄膜晶体管的制作方法及图像显示装置。本发明薄膜晶体管的沟道层位于栅电极的覆盖范围内，肖特基结能直接受到栅电极的控制和调节。该背栅结构的肖特基型薄膜晶体管可在低温工艺下实现，避免了较高温度所导致的栅与源漏的短路。
文档编号H01L21/336GK101533858SQ20091010661
公开日2009年9月16日 申请日期2009年4月3日 优先权日2009年4月3日
发明者雷 孙, 张盛东, 李绍娟, 漪 王 申请人:北京大学深圳研究生院