晶片级ic的装配方法

专利名称：晶片级ic的装配方法
技术领域：
本发明涉及一种集成电路(IC)的装配方法，尤其涉及一种与晶片级封装 有关的IC装配方法。
背景技术：
晶片级封装(WLP)涉及一种以晶片级封装集成电路的技术，其取代了在 切割晶片后对每个个体单元的封装进行装配的传统工艺。由于最终的封装的 大小实际上和裸片(die)的大小相同，因此WLP实质上是一种真正的芯片 规模封装(CSP)技术。此外，晶片级封装为以晶片级对晶片的制造、封装、 测试和预烧的进行真正集成化铺平了道路，从而从开始直到客户装运均使用 同一个器件以实现制造工艺的最终的流线型化。
晶片级封装基本上由对晶片制造工艺进行延伸以包含器件互连工艺和 器件保护工艺来构成。然而，对此现在没有一个单独的行业标准方法。 一般 来说，现今存在许多的WLP技术的分类。
压縮铜柱(Encapsulated Copper Post)技术是一种WLP技术。芯片的接 合焊盘也改连到了互连点的面阵(area array)中。然而，在此技术中，互连 点为电镀铜柱的形式，而非焊盘的形式。
这些铜柱通过传递模塑为低应力环氧下的待压缩的有源晶片表面提供 了足够的间隙高度，仅露出用于接合的柱的顶部。
传统的铜柱-铜柱接合使用热接合技术，如热压技术，其中关键因素包括 温度、时间和压力。如图1和图2所示，将带有多个铜柱12的裸片11倒置， 且铜柱12与母器件晶片(mother device wafer) 14的铜柱13对准。铜柱12 和铜柱13在温度高于铜的熔点的环境下通过固态扩散而接合在一起。然而， 铜的熔点很高(高于1000 °C)，因此，接合需要很长的时间。通常，每个 裸片接合需要20-30秒左右的时间。另外，由于接合的压力，晶片或者焊盘 可能会产生损坏，且由于铜柱-铜柱的不对准也可能会导致大的产量损失。另
4外一个缺点是由于设备复杂、昂贵，使得工艺也很昂贵。

发明内容
通过本发明的优选实施例，提供一种能够减少相当多的处理时间和进一
步降低制造成本的晶片级ic的装配方法，使得上述及其它问题通常都能够
得到解决或者避免，并且一般也实现了技术优点。
在本发明的一个实施例中，集成电路的装配方法的操作如下。首先，提 供带有多个第一柱的母器件晶片。所述多个第一柱用于电连接且根据实施例 由铜制成。接着在多个第一柱上形成焊料。优选在晶片上预成型所述焊料， 且所述焊料的位置对应于所述母器件晶片的多个第一柱。从而，通过将包括 预成型的焊料的晶片放置在所述多个第一柱上，而使得所述焊料可以形成在 或者粘附在所述多个第一柱上。将具有与所述多个第一柱对应得多个第二柱 的多个裸片放置在所述母器件晶片上。接着，使所述焊料回流以接合所述多 个第一柱和所述多个第二柱，并且切割所述母器件晶片。
优选在包括还原剂如氢气的气氛中使焊料回流，从而在接合多个第一柱 和多个第二柱的回流工艺中还原所述焊料。可选择地，首先在母器件晶片上 形成具有还原剂的底部填充材料，从而在回流期间能够通过还原剂还原焊 料，以接合多个第一柱和多个第二柱。
预成型的焊料晶片可以同时在母器件晶片的所有的第一柱上形成焊料， 并且可以大幅度的降低回流温度或者接合温度。因此可以明显地减少处理时 间，从而降低工艺成本。
本发明还提供一种集成电路的装配方法，包括如下步骤提供带有多个 第一铜柱的母器件晶片；在所述多个第一铜柱上形成焊料；在所述母器件晶 片上放置多个裸片，其中所述多个裸片包括与所述多个第一铜柱对应的多个 第二铜柱；在包括还原剂的气氛中使所述焊料回流，以接合所述多个第一铜 柱和所述多个第二铜柱；以及切割所述母器件晶片。
本发明又提供一种集成电路的装配方法，包括如下步骤提供带有多个 第一铜柱的母器件晶片；在所述母器件晶片上形成包括还原剂的底部填充材 料；在所述多个第一铜柱上形成焊料；在所述母器件晶片上放置多个裸片， 其中所述多个裸片包括与所述多个第一铜柱对应的多个第二铜柱；使所述焊
5料回流以接合所述多个第一铜柱和所述多个第二铜柱，其中所述焊料通过所 述还原剂还原；以及切割所述母器件晶片。
上述内容相当广泛地概括了本发明的特征和技术效果，以使得可以更好 地理解下文对本发明的详细描述。本发明的附加特征和优点将要在下文中描 述，并形成本发明权利要求所要保护的主体。本领域技术人员可以知道本 发明揭示的概念和特定的实施例可以容易地用作实现本发明的目的而修改 和设计其它结构和工艺的基础。本领域普通技术人员同样可以认识到，等同 的结构不脱离所附权利要求书提出的本发明的精神和范围。


在阅读下文的描述和参见附图之后，本发明的优点将是显而易见的。其
中
图1和图2示出了公知的晶片级IC的装配方法；
图3到图8示出了根据本发明第一实施例的IC装配方法；
图9到图12示出了根据本发明第二实施例的另一个IC装配方法；
图13和图14示出了根据本发明第一实施例的预成型焊料晶片的制造方
法；
图15和图16示出了根据本发明第二实施例的制造预成型的焊料晶片的 方法；
具体实施例方式
下面将详细讨论当前优选实施例的产生及其应用。然而，应该理解的是， 本发明提供了多个可应用的发明构思，其可以在宽泛的多种特定背景下实 施。这里讨论的特定实施例仅仅是对制造和使用本发明的特定的方法的举例 说明，本发明的范围不限于此。
将参照特定背景下的优选实施例描述本发明，即IC的装配工艺。然而， 一般来说，本发明的原理也可以应用于其它类似结构的半导体器件以及集成 电路中。
本发明的实施例提供了用于减少晶片级IC装配的处理时间的方法。通 过将引入的焊料称为连接材料来描述本发明的实施例。在此公开了特定的工艺和材料，然而，本领域普通技术人员应该理解，也可以使用其它等同的工 艺和材料。
图3到图8示出了使用组成气体(forming gas)(无助焊剂)的IC装配
工艺的第一实施例。
在图3中，母器件晶片30设置有多个用于接合的柱。在图4中，焊料 32形成在柱31上。焊料32可以由锡、锡铅(SnPb)共晶、无铅材料等组成。 本领域普通技术人员应该理解，也可以使用其它等同的材料。在实施例中， 通过介质(medium)(例如，晶片或者晶片状的圆盘)在柱31上形成焊料 32。除了焊料32之外，焊料32'也可以基于介质的形状而形成。
图5示出了用于预成型焊料的晶片或晶片状的圆盘，且图6是图5的区 域"A"的放大视图。预成型焊料晶片50包括位于其上的焊料51，焊料51 的位置对应于母器件晶片30的柱31。因此，预成型焊料晶片50被倒置，且 在对准后置于母器件晶片30上，使得焊料51可以与所有的柱31接触并粘 着在所有的柱31上，以同时形成焊料32。换言之，预成型焊料晶片50的焊 料51的图案被转移到母器件晶片30上，以在柱31上形成焊料32。更具体 地，焊料51的分布对应于母器件晶片30的裸片。具有散布的焊料51的矩 形区域52对应于母器件晶片30的裸片。矩形区域52之间的连接部53为用 于焊料镀制的电连接路径。因此，对应于连接部53的焊料32'也如图4所示 一样形成。
预成型焊料晶片50可以是带有剥离膜(release film)和位于其上的籽晶 金属层的晶片，该剥离膜例如是钼(Mo)层。在籽晶层上，可以形成光致抗 蚀剂作为掩模，接着在不被光致抗蚀剂覆盖的区域上镀制焊料51。随后移除 光致抗蚀剂，从而形成带有图案的焊料51。此外，预成型焊料晶片50可以 是带有剥离膜如Mo层的晶片，且在Mo层上，使用掩模通过蒸发将焊料51 图案化。剥离膜有助于容易地移除晶片并且留下粘着在柱31上的焊料32和 32'。出于使附图清晰的考虑，在图4中省略了这些支撑焊料51的部分，即 形成焊料32和32'的来源。
在上述的实施例中，优选在晶片或者晶片状的圆盘上使焊料32预成型， 焊料32的位置对应于母器件晶片30的柱31，即晶片上的焊料图案对应于母 器件晶片的柱的布局。事实上，预成型焊料晶片与母器件晶片对准并且与该母器件晶片接触，焊料可以粘着在母器件晶片的柱上。
在图7和图8中，多个切割的裸片35接合到其上预成型有焊料32的母 器件晶片30。更具体地，裸片35的柱36接合到母器件晶片30的柱31。在 本实施例中，第一柱31和第二柱36为铜柱。使裸片35和母器件晶片30在 比焊料32的熔点高的温度下受到回流工艺的处理，回流的温度比焊料32的 熔点高30。C。在优选实施例中，在低于2托(torr)、优选低于0.5托的真 空环境下执行回流工艺，且在回流工艺期间引入组成气体。组成气体包括还 原气体，以还原用于接合的焊料。在实施例中，组成气体由氮气和氢气的混 合物组成，或仅由氢气组成。在一个实施例中，是由15%的氢气和85%的氮 气组成，氢气和氮气的比例优选在0.1和0.25之间。接着切割母器件晶片30， 从而分割开连接焊料32'。
图9到图12表示了 IC装配工艺的第二实施例，其中使用具有还原剂的 底部填充材料。
在图9中，在具有柱61的母器件晶片60上形成或印制(print)不流动 的或胶状的底部填充材料63。在图10中，在对准之后，在母器件晶片60的 柱61上形成焊料62。同样地，焊料62可以由Sn、 SnPb共晶或者无铅材料 组成，且焊料62优选如附图5和图6给出的描述一样预成型。在图ll和图 12中，多个切割的裸片65接合到其上带有焊料62的母器件晶片60。在实 施例中，不流动的底部填充材料63可以进一步形成或印制在器件晶片上， 且在220。C的温度下被固化五分钟后，将印制的器件晶片切割成裸片65。结 果，裸片65的表面上也有底部填充材料。在温度高于焊料的熔点下，组合 载一起的裸片65和母器件晶片60经过回流工艺的处理，且回流温度优选比 融化温度高30°C。接着切割母器件晶片60，从而分割开裸片间的预成型焊 料。
底部填充材料63通常是聚合材料，如环氧树脂或丙烯酸树脂，以有助 于将在裸片操作期间由于加热底部填充材料63导致的压力最小化。为了促 进柱61之间的间隙的填充，要考虑底部填充材料63的粘性。在优选实施例 中，底部填充材料中的还原剂包括松香树脂。
图13和图14示出了使用镀制技术制备如图5和图6所示的预成型焊料 晶片50的实施例。在图13中，将剥离膜(如钼(Mo)层55)喷射在晶片
854上，且喷射铜作为随后的籽晶金属层56。在本实施例中，Mo层55的厚 度约为1微米，且籽晶金属层56的厚度约为5000埃。晶片54受到光工艺 的处理，以形成将镀制区域和非镀制区域图案化的光致抗蚀剂57，接着在镀 制区域(即没有被光致抗蚀剂57覆盖的区域)上镀制焊料51 ，如锡-银(Sn-Ag ) 共晶。如图14所示，随后剥去光致抗蚀剂57以形成预成型焊料晶片50。
图15和图16示出用于制备预成型焊料晶片的另一个实施例。制备具有 多个孔70的剥离膜掩模、例如Mo材料掩模59用于焊料材料蒸发，且将剥 离膜、例如Mo层55喷射到晶片54上以形成Mo喷射晶片。将Mo材料掩 模59置于Mo溅射晶片上，接着焊料材料通过多个孔70在Mo溅射晶片上 蒸发以形成焊料51，从而形成预成型焊料晶片50'。孔70的位置对应于母器 件晶片的铜柱。在本实施例中，焊料51的厚度在10微米和50微米之间。
依据本发明，引入预成型焊料晶片，以同时在母器件晶片的所有铜柱上 形成作为连接材料的焊料，从而明显地减少处理时间。另外，本方法在接合 时不需要压縮，可以有效的减少晶片损坏的问题，从而可以提高产量。
参照特定背景下的优选实施例描述本发明，即IC装配方法。然而，一 般来说，本发明的原理也可以应用到其它具有类似结构的半导体器件和集成 电路中。
此外，尽管已经详细描述了本发明及其优点，但是应该理解在没有脱离 有所附权利要求限定的本发明的精神和范围内，可以做出各种修改、替换和 变化。例如，上述的多种工艺可以用于不同的方法或被其它工艺或工艺组合 来代替。
另外，不意图将本发明的范围限制于说明书中描述的特定实施例的工 艺、机构、制造、物质组成、手段、方法和步骤。本领域普通技术人员根据 本发明的公开可以很容易地理解的是根据本发明，可以采用能够执行与相 应的实施例本基本相同的功能或实现基本相同的结果的、现有的或者将要揭 示的工艺、机构、制造、物质组成、手段、方法和步骤，可以利用此处描述 的相应的实施例执行本质上相同的功能或者得到本质上相同的效果。因此， 所附权利要求书意图涵盖例如上述工艺、机构、制造、物质组成、手段、方 法和步骤的范围。
9
权利要求
1. 一种集成电路的装配方法，包括如下步骤提供带有多个第一柱的器件晶片；在所述多个第一柱上形成焊料；在所述器件晶片上放置多个裸片，其中所述多个裸片包括与所述多个第一柱对应的多个第二柱；使所述焊料回流以接合所述多个第一柱和所述多个第二柱；以及切割所述器件晶片。
2. 如权利要求1所述的集成电路的装配方法，其中使所述焊料回流的步 骤包括还原所述焊料。 -
3. 如权利要求1所述的集成电路的装配方法，其中使所述焊料回流的步 骤是在包括还原剂的气氛中进行的。
4. 如权利要求3所述的集成电路的装配方法，其中所述气氛包括氢气或 者氢气和氮气的混合物。
5. 如权利要求1所述的集成电路的装配方法，其中使所述焊料回流的步 骤是在低于2托的真空环境下进行的。
6. 如权利要求1所述的集成电路的装配方法，其中在所述多个第一柱上 形成焊料的步骤是通过以下步骤来进行的在所述多个第一柱上放置带有剥 离膜的晶片以接触所述多个第一柱，所述剥离膜上具有焊料，然后移除所述 晶片和所述剥离膜，以留下粘附在所述多个第一柱上的所述焊料。
7. 如权利要求1所述的集成电路的装配方法，在所述第一柱上形成所述 焊料之前还包括以下步骤在所述器件晶片上形成包括还原剂的底部填充材料。
8. —种集成电路的装配方法，包括如下步骤 提供带有多个第一铜柱的母器件晶片； 在所述多个第一铜柱上形成焊料；在所述母器件晶片上放置多个裸片，其中所述多个裸片包括与所述多个 第一铜柱对应的多个第二铜柱；在包括还原剂的气氛中使所述焊料回流，以接合所述多个第一铜柱和所 述多个第二铜柱；以及切割所述母器件晶片。
9. 如权利要求8所述的集成电路的装配方法，其中所述气氛包括氢气或 者氢气和氮气的混合物。
10. 如权利要求8所述的集成电路的装配方法，其中在所述第一铜柱上 形成焊料的步骤是通过在所述多个第一铜柱上放置具有焊料的晶片，然后移 除所述晶片而进行的。
11. 一种集成电路的装配方法，包括如下步骤 提供带有多个第一铜柱的母器件晶片； 在所述母器件晶片上形成包括还原剂的底部填充材料； 在所述多个第一铜柱上形成焊料；在所述母器件晶片上放置多个裸片，其中所述多个裸片包括与所述多个 第一铜柱对应的多个第二铜柱；使所述焊料回流以接合所述多个第一铜柱和所述多个第二铜柱，其中所 述焊料通过所述还原剂还原；以及切割所述母器件晶片。
12. 如权利要求11所述的集成电路的装配方法，其中在所述第一铜柱上 形成焊料的步骤是通过在所述多个第一铜柱上放置具有焊料的晶片，然后移 除所述晶片而进行的。
全文摘要
本发明提供一种晶片级IC的装配方法，包括首先，提供带有多个第一柱的母器件晶片。所述多个第一柱用于电连接且根据实施例由铜制成。接着在多个第一柱上形成焊料。优选在晶片上预成型所述焊料，且所述焊料的位置对应于所述母器件晶片的多个第一柱。从而，通过将包括预成型的焊料的晶片放置在所述多个第一柱上，而使得所述焊料可以形成在或者粘附在所述多个第一柱上。将具有与所述多个第一柱对应得多个第二柱的多个裸片放置在所述母器件晶片上。接着，使所述焊料回流以接合所述多个第一柱和所述多个第二柱，并且切割所述母器件晶片。本发明能够明显地减少处理时间，从而降低工艺成本。
文档编号H01L21/60GK101533792SQ200910119260
公开日2009年9月16日 申请日期2009年3月10日 优先权日2008年3月11日
发明者李建勋, 李明机, 赵智杰, 郭祖宽 申请人:台湾积体电路制造股份有限公司