专利名称：一种能够提升光取出率的半导体光电元件及其制造方法
技术领域：
本发明涉及一种半导体光电元件的结构及其制造方法，特别涉及包含突出结构的 半导体光电元件的结构及其制造方法。
背景技术：
发光二极管(Light Emitting Diode ；简称LED)，为一种可将电能转化为光能的 电子元件，并同时具备二极管的特性。一般给予直流电时，发光二极管会稳定地发光，但如 果接上交流电，发光二极管会呈现闪烁的形态，闪烁的频率依据输入交流电的频率而定。发 光二极管的发光原理是外加电压使得电子与空穴在半导体内结合后，将能量以光的形式释 放。对于发光二极管而言，寿命长、低发热量及低耗电量，并且可以节约能源及减少污 染是最大的优点。发光二极管的应用面很广，然而发光效率为其中一个有待提升的问题，也 始终困扰着发光二极管照明技术的推广普及。发光效率要提升，有效增加取出效率就是其 中一个方法。传统的发光二极管结构受限于全反射及横向波导效应，无法将发光层所产生的光 全部取出，使得发光二极管整体的取光率偏低。以氮化镓系(GaN)三族氮化物发光二极管为例，氮化镓(GaN)的折射率为2. 5，空 气折射率为1，假定光的射出是在均勻的光学表面，可以计算出来全反射的临界角为23. 5 度。当光从氮化镓系(GaN)发光二极管发光层射出，只要入射角度大于23. 5度，就会全部反 射回材料内部。目前发展出许多技术试着有效提升光的取出效率，而表面微结构工艺是提 高发光二极管出光效率的其中一个有效技术。一种方法为中国台湾专利公开号码1296861， 即于发光区域外围的n型披覆层形成一粗糙表面，降低产生全反射的情形。另外，中国台湾专利公开号码200701521、美国专利公告号码US6953952B2、美国 专利公告号码US 7358544B2以及美国专利公开号码US2007/0228393的发明所述，该发明 于发光区域外围形成多个柱状结构并围绕于所述的发光区域，其柱状结构的高度与发光区 域的高度可以相等，柱状的角度范围约30 80度，以降低全反射的现象。请参考图1，显示 一现有技术俯视图，为半导体光电元件为同面电极形式的俯视图。在图1中，发光区域110 上形成一 P型电极114，发光区域旁边形成一 n型电极115。多个柱状结构122位于元件切 割平台124上，围绕于所述发光区域110与所述n型电极115周围。所述多个柱状结构122 之间包含多个隙缝123。由于光无方向性以及光子的位置分布在发光层的每一点，其结构可 以使得大部分光线利用柱状结构的角度及高度改变光线折射角度而射出，但是光子也可能 遇到柱状结构之间的缝隙而无法射出，仍然在发光区域的结构内全反射或是折射，最后转 换成热能。
发明内容
鉴于上述的发明背景中，为了符合产业利益的需求，改善上述的问题，以及提高半导体光电元件的光转换率，本发明提供一种半导体光电元件，主要于发光区域外围以至少 一个突出结构围绕。本发明提供一种能够提升光取出率的半导体光电元件的结构，包含一基板，一发 光区域，至少一个突出结构，其中的突出结构位于一元件切割平台上并与所述发光区域间 隔一沟槽，以及围绕于所述发光区域周围，所述发光区域包含一 n型导通层位于该基板上， 一发光层位于该n型导通层上，一 P型导通层位于该发光层上。所述基板与所述n型导通层之间可包含一缓冲层，所述发光层与所述p型导通层 之间可包含一电子阻挡层，一透明导电层位于所述发光区域上，一 n型电极位于n型导通层 上，一 P型电极位于所述透明导电层上，最后一保护层覆盖于所述发光区域并暴露出该P型 电极，或是覆盖于所述发光区域及所述突出结构并暴露出所述P型电极及n型电极。所述突出结构与所述发光区域之间间隔一沟槽，所述沟槽的宽度介于0. 1至 10 li m之间。所述突出结构的侧面为一倾斜面，该倾斜面的切面可为梯形或是三角形。所述倾斜面的倾斜角度范围介于45° 90°之间。所述倾倾斜角度范围介于65° 80°之间。所述突出结构的高度介于p型导通层及n型导通层之间，其宽度介于0. 1至10 y m 之间。另外，本发明也提供一种能够提升光取出率的半导体光电元件的制造方法，包含 提供一基板，形成一发光结构于所述基板上，蚀刻所述发光结构以形成一发光区域、一元件 切割平台以及一突出结构位于所述元件切割平台上，所述突出结构与所述发光区域之间间 隔一沟槽并围绕于所述发光区域。所述基板与所述n型导通层之间可包含形成一层缓冲层，所述发光层与所述p型 导通层之间可包含形成一层电子阻挡层，一透明导电层形成于所述发光区域上。一 n型电 极形成于n型欧姆接触层上，一 p型电极形成于所述透明导电层上。最后一保护层覆盖于 所述发光区域并暴露出该P型电极，或是覆盖于所述发光区域及所述突出结构并暴露出所 述P型电极及n型电极。上述的结构可让光线除了直接由p型导通层的方向向外射出，也可从内部经由反 射或折射后而自突出结构向外射出。所述突出结构以围绕方式位于发光区域周围可增加光 线经过的可能性，进而减少内部能量的损耗，有效提高光取出率效益。
图1为本发明的现有技术；图2为本发明单一突出结构的同面电极形式半导体光电元件俯视图；图3 (a)至图3(g)为图2A到A'的截面的各步骤结构形成示意图；图4为本发明多个突出结构的同面电极形式半导体光电元件俯视图；图5为图4B到B'的截面的示意图；图6(a)为本发明突出结构放大图；图6(b)为本发明突出结构示意图；图7为本发明单一突出结构的双面电极形式半导体光电元件俯视图8为图7C到C'的截面的示意图；图9为本发明多个突出结构的双面电极形式半导体光电元件俯视图；图10为图9D到D'的截面的示意图；图11(a)至图11(e)为多个突出结构的分离式同面电极形式半导体光电元件各步 骤结构形成示意图；图12为本发明与现有技术单独的半导体光电元件结构的发光光场图；图13为本发明的突出结构中倾斜角度及围绕在发光区域数目与光增益的关系 图。上述附图中的附图标记说明如下101基板102缓冲层
103GaN层104n型导通层
105发光层106电子阻挡层
107P型导通层109发光结构
110发光区域101基板
111Ilia 111b 111c突出结构
112透明导电层113 113a 113b 113c沟槽114p 型电极115116保护层117118突出结构高度119120倾斜角度A121导电材料层122123隙缝124125突出结构切面126127金属层128129第二表面
具体实施例方式本发明在此所探讨的方向为一种能够提升光取出率的半导体光电元件及其制造 方法。为了能彻底地了解本发明，将在下列的描述中提出详尽的步骤及其组成。显然地，本 发明的实施并未限定于半导体光电元件工艺的领域普通技术人员所公知的特殊细节。另一 方面，众所周知的组成或步骤并未描述于细节中，以避免造成本发明不必要的限制。本发明 的较佳实施例会详细描述如下，然而除了这些详细描述之外，本发明还可以广泛地实施在 其他的实施例中，且本发明的范围不受限定，其以之后的权利要求为准。本发明利用半导体光电结构经外延后，通过蚀刻过程形成一突出结构与一发光区 域。所述的突出结构及发光区域之间间隔一沟槽，且所述的突出结构围绕于该发光区域周 围。因为光线是无方向性的，当发光区域的发光层产生光线后，光线除了从P型导通层方向 射出外，同时也会朝内部方向或侧边方向射出。随着光线从内部经由反射或折射后而自突 出结构向外射出，除了增加半导体光电元件的亮度以外，并提高半导体光电元件的光取出
n型电极 沟槽的宽度 突出结构宽度
柱状结构 元件切割平台 突出结构表面 第一表面效益。从本发明的手段中，本发明提供一种能够提升光取出率的半导体光电元件的结 构，包含一基板，一发光区域，一突出结构，其中所述突出结构位于一元件切割平台上并与 所述发光区域间隔一沟槽，以及围绕于所述发光区域周围。所述发光区域包含一 n型导通层位于所述基板上，一发光层位于所述n型导通层 上，一 P型导通层位于所述发光层上。所述基板与所述n型导通层之间可包含一缓冲层。所述发光层与所述p型导通层 之间可包含一电子阻挡层。一透明导电层位于所述发光区域上。一n型电极位于n型导通 层上。一P型电极位于所述透明导电层上。最后一保护层覆盖于所述发光区域并暴露出该 P型电极，或是覆盖于所述发光区域及所述突出结构并暴露出所述P型电极及n型电极。所述基板可为蓝宝石(A1203)基板、碳化硅(SiC)基板、铝酸锂基板(LiA102)、镓 酸锂基板(LiGa02)、硅(Si)基板、氮化镓(GaN)基板、氧化锌(ZnO)基板、氧化铝锌基板 (AlZnO)、砷化镓(GaAs)基板、磷化镓(GaP)基板、锑化镓基板(GaSb)、磷化铟(InP)基板、 砷化铟(InAs)基板或硒化锌(ZnSe)基板。所述缓冲层可为氮化镓(GaN)、氮化铝镓(AlGaN)、氮化铝(A1N)、或是InxGai_xN/ InyGai_yN超晶格结构；其中x兴y。所述n型导通层包含掺质为硅(Si)，p型导通层包含掺质为镁(Mg)。所述透明导电层可为镍金合金(Ni/Au)、氧化铟锡(Indium Tin Oxide ； I TO)、氧化 铟锌(Indium Zinc Oxide ;IZ0)、氧化铟钨(Indium Tungsten Oxide ;IW0)或是氧化铟镓 (Indium Gallium Oxide ；IG0)o一 n型电极电性连接所述n型导通层，一 p型电极电性连接所述P型导通层。所述保护层可为二氧化硅(Si02)或氮化硅(Si3N4)。所述突出结构与所述发光区域之间间隔一沟槽而且所述多突出结构之间间隔一 沟槽，所述沟槽的宽度介于0. 1至10 iim之间。所述突出结构的侧面为一倾斜面，其倾斜面的倾斜角度范围介于45° 90°之 间，其较佳倾斜角度范围范围介于65° 80°之间。其切面可为梯形或是三角形。所述突出结构的高度介于p型导通层及n型导通层之间，其宽度介于0. 1至10 y m 之间。另外，本发明提供能够提升光取出率的半导体光电元件的制造方法。包含提供一 基板。形成一发光结构于所述基板上。蚀刻所述发光结构以形成一发光区域、一元件切割 平台以及一突出结构位于所述元件切割平台上。所述突出结构与所述发光区域之间间隔一 沟槽并围绕于所述发光区域。所述发光结构包含一 n型导通层位于该基板上，一发光层位于该n型导通层上，一 P型导通层位于该发光层上。所述基板与所述n型导通层之间可包含形成一层缓冲层。所述发光层与所述p型 导通层之间可包含一电子阻挡层。一透明导电层形成于所述发光区域上。一n型电极形成 于n型导通层上，一 p型电极形成于所述透明导电层上。最后一保护层覆盖于所述发光区 域并暴露出该P型电极，或是覆盖于所述发光区域及所述突出结构并暴露出所述P型电极 及n型电极。
上述的实施内容，将搭配附图与各步骤的结构示意图详细介绍本发明的结构与各步骤的形成方式。本发明提供一种能够提高光取出率的半导体光电元件的结构。请参考图2，显示本 发明单一突出结构的同面电极形式半导体光电元件俯视图。其发光区域110上形成一 P型 电极114，在所述发光区域110旁边形成一 η型电极115。一突出结构111位于元件切割平 台124上，与所述发光区域110及所述η型电极115之间间隔一沟槽113，并围绕于所述发 光区域110与所述η型电极115周围。接下来，请参考图3(a)至图3(g)，为图2Α到A'的 截面的各步骤结构形成示意图。图3(a)所示，进行基板101表面的净化处理。提供一基板101，例如蓝宝石 (Al2O3)基板、碳化硅(SiC)基板、铝酸锂基板(LiAlO2)、镓酸锂基板(LiGaO2)、硅(Si)基板、 氮化镓(GaN)基板、氧化锌(ZnO)基板、氧化铝锌基板(AlZnO)、砷化镓(GaAs)基板、磷化镓 (GaP)基板、锑化镓基板(GaSb)、磷化铟(InP)基板、砷化铟(InAs)基板或硒化锌(ZnSe)基 板。将基材表面进行清洗。例如于充满氢气的环境中以1200°C温度进行热清洗(thermal cleaning)。再通入氨气与三族元素的有机金属先驱物(precursor)。可以采用铝、镓 或铟的有机金属化合物作为该有机金属先驱物，例如三甲基铝(trimethylaluminum ； TMA1)或是三乙基铝(triethylaluminum ;TEA1)、三甲基镓(trimethylgalIiaum ；TMGa), 三乙基镓(triethylgalliaum;TEGa)、三甲基铟(trimethylindium ;TMIn)及三乙基铟 (triethylindium ；TEIn)等。图3(b)所示，于所述基板101上形成一缓冲层102。由于晶格结构与晶格常 数是另一项选择外延基板的重要依据。若基板与外延层之间晶格常数差异过大，往往需 要先形成一缓冲层才可以得到较佳的外延品质。所述缓冲层102形成的方式是以化学 气相沉积法(Chemical Vapor Deposition ；CVD) 例如有机金属化学气相沉积(MOCVD ； Metal Organic Chemical Vapor Deposition)机台或是分子束夕卜延(MBE ;Molecular Beam Epitaxy)机台，以相对于后续正常外延温度较低的环境长晶。例如氮化铝镓铟的一 般长晶温度约在800 1400°C之间，而缓冲层的长晶温度约在250 700°C之间。当使用 有机金属化学气相沉积法时，氮的先驱物可以是NH3或是N2,镓的先驱物可以是三甲基镓 (trimethylgalIium ；TMGa)或是三乙基镓(triethylgallium ；TEGa)，铝的先驱物可以是三 甲基铝(trimethylaluminum ；TMA1)或是三乙基铝(triethylaluminum ；TEA1)，而铟的先驱 物可以是三甲基铟(trimethylindium ;TMIn)或是三乙基铟(triethylindium ;TEIn)。反 应室的压力可以是低压或是常压。缓冲层102可为氮化镓(GaN)、氮化铝镓(AlGaN)、氮化 铝(A1N)、或是InxGai_xN/InyGai_yN超晶格结构，其中氮化铝(AlN)为TG公司申请的缓冲层 专利，氮化铝镓(AlGaN)为日亚化学公司申请的缓冲层专利，而InxGai_xN/InyGai_yN超晶格 结构为先进开发光电股份有限公司所申请的缓冲层专利。有关于形成InxGai_xN/InyGai_yN超 晶格结构的技术，可以参阅先进开发光电股份有限公司的专利申请提案，中国台湾专利申 请号 096104378。图3(c)所示，完成缓冲层102后，于缓冲层102上外延形成一发光结构109。为提 升发光结构的外延晶格的成长品质，可先形成一无掺杂的氮化镓层(GaN) 103或是氮化铝 镓层(AlGaN)在缓冲层102上。形成一无参杂氮化物层103后，掺杂四族的原子以形成η 型导通层104。在本实施例中是硅原子(Si)，而硅的先驱物在有机金属化学气相沉积机台中可以是硅甲烷(SiH4)或是硅乙烷(Si2H6)。η型导通层104的形成方式依序由高浓度掺 杂硅原子(Si)的氮化镓层(GaN)或是氮化铝镓层(AlGaN)至低浓度掺杂硅原子(Si)的氮 化镓层或是氮化铝镓层(AlGaN)。高浓度掺杂硅原子(Si)的氮化镓层(GaN)或是氮化铝镓 层(AlGaN)可以提供η型电极之间较佳的导电效果。接着是形成一发光层105在η型导通层上。其中发光层105可以是单异质结构、 双异质结构、单量子阱层或是多重量子阱层结构。目前多采用多重量子阱层结构，也就是 多重量子阱层/阻挡层的结构。量子阱层可以使用氮化铟镓(InGaN)，而阻挡层可以使 用氮化铝镓(AlGaN)等的三元结构。另外，也可以采用四元结构，也就是使用氮化铝镓铟 (AlxInyGa1^yN)同时作为量子阱层以及阻挡层。其中调整铝与铟的比例使得氮化铝镓铟晶 格的能阶可以分别成为高能阶的阻挡层与低能阶的量子阱层。发光层105可以掺杂η型或 是P型的掺杂子(dopant)，可以是同时掺杂η型与ρ型的掺杂子，也可以完全不掺杂。并 且，可以是量子阱层掺杂而阻挡层不掺杂、量子阱层不掺杂而阻挡层掺杂、量子阱层与阻挡 层都掺杂或是量子阱层与阻挡层都不掺杂。再者，也可以在量子阱层的部分区域进行高浓 度的掺杂(delta doping)。之后，在发光层105上形成一 ρ型导通的电子阻挡层106。ρ型导通的电子阻挡层 106包括第一种III-V族半导体层，以及第二种III-V族半导体层。这两种m-V族半导体 层的能隙不同，且具有周期性地重复沉积在上述发光层105上，前周期性地重复沉积动作 可形成能障较高的电子阻挡层(能障高于有源发光层的能障)，用以阻挡过多电子(e_)溢 流发光层105。所述第一种III-V族半导体层可为氮化铝铟镓(AlxInyGai_x_yN)层，所述第 二种III-V族半导体层可为氮化铝铟镓(AluInvGai_u_vN)层。其中，0<x彡1，0彡y<l， x+y彡1，0彡u < 1，0彡ν彡1以及u+v彡1。当χ = u时，y乒ν。另外，所述III-V族 半导体层也可为氮化镓(GaN)、氮化铝(AlN)、氮化铟(InN)、氮化铝镓(AlGaN)、氮化铟镓 (InGaN)、氮化铝铟(AlInN)。最后，掺杂二族的原子以形成ρ型导通层107于电子阻挡层106上。在本实施例 中是镁原子。而镁的先驱物在有机金属化学气相沉积机台中可以是CP2Mg。ρ型导通层107 的形成方式依序由低浓度掺杂镁原子(Mg)的氮化镓层(GaN)或是氮化铝镓层(AlGaN)至 高浓度掺杂镁原子(Mg)的氮化镓层或是氮化铝镓层(AlGaN)。高浓度掺杂镁原子(Mg)的 氮化镓层(GaN)或是氮化铝镓层可以提供ρ型电极之间较佳的导电效果。如图3(d)所示，在完成外延后，通过光致抗蚀剂自旋涂布机以离心力将光 致抗蚀剂全面涂布于发光结构109的表面上方以形成光致抗蚀剂膜。再以光刻法 (Photolithography)将光致抗蚀剂膜图案化而形成掩模，使得预计蚀刻部分显露。再以电 感式等离子体蚀刻系统(Inductively coupled plasma etcher ;ICP)蚀刻出发光区域110、 突出结构111、元件切割平台124及暴露出η型导通层104，最后再去光致抗蚀剂。所述突 出结构111位于所述元件切割平台124上，与所述发光区域110间隔一沟槽113，以及围绕 于该发光区域110周围。若为多个突出结构则多个突出结构111之间单独间隔一沟槽113 以及平行方式围绕于该发光区域110。关于突出结构111的结构特性做进一步说明。请参考图6(a)，显示突出结构放大 图。所述突出结构111与发光区域110之间以及多个突出结构之间的沟槽宽度117介于 0.1至IOym之间。突出结构的宽度119介于0. 1至10 μ m之间。突出结构的高度118介于P型导通层及η型导通层之间。请参考图6(b)，显示突出结构示意图所示。突出结构的 侧面为一倾斜面，且其倾斜角度为角度“Α”120范围介于45° 90°之间，其较佳范围介于 65° 80°之间。突出结构切面125为梯形或是三角形。 图3(e)所示，蚀刻出发光区域110及突出结构111后，接着形成一透明导电层 112于所述的发光区域110上方。所述透明导电层112必须要有高穿透率和高导电特性， 可以透光且使电流均勻分散。一般以蒸镀，溅镀等物理气相沉积法形成透明导电层112于 发光区域110上。其材料可为镍金合金(Ni/Au)、氧化铟锡(Indium Tin Oxide ；ΙΤ0)、氧化 铟锌(Indium Zinc Oxide ;ΙΖ0)、氧化铟钨(Indium Tungsten Oxide ; I WO)或是氧化铟镓 (Indium Gallium Oxide ；IGO)。图3(f)所示，形成一 ρ型电极114于透明导电层112上以电性连接ρ型导通层 107，以及形成一 η型电极115电性连接于η型导通层104上。所述ρ型电极114的材料可 为镍金合金(Ni/Au)、钼金合金(Pt/Au)、钨(W)、铬金合金(Cr/Au)或钯(Pd)。所述η型电 极115的材料可为Ti/Al/Ti/Au (钛/铝/钛/金)、铬金合金(Cr/Au)或Pd/Au (铅/金)。图3(g)所示，最后形成一保护层116。所述保护层116可覆盖于所述发光区域110 并暴露出P型电极114、覆盖于该发光区域110及该突出结构111并暴露出该ρ型电极114， 或是覆盖于该发光区域110及该突出结构111并暴露出ρ型电极114及η型电极115。所 述保护层116保护发光区域110不易受到外界污染或干扰而导致受损。所述保护层116的 材料可为二氧化硅(SiO2)或氮化硅(Si3N4)。本发明的突出结构可多个平行地围绕于发光区域。请参考图4，显示本发明多个突 出结构的同面电极形式半导体光电元件俯视图。其中包含一发光区域110上形成一 P型电 极114，所述发光区域110旁边形成一 η型电极115。多个突出结构111位于η型电极115 位于η型导通层104上及所述发光区域110旁边。多个突出结构111a、Illb及Illc位于 元件切割平台124上。所述突出结构Illa及所述发光区域110之间间隔一沟槽113a。突 出结构之间间隔着多个沟槽113b及113c。其以平行方式围绕着所述发光区域110及所述 η型电极115。突出结构的数目并无限定，一保护层116覆盖于所述发光区域110及多个突 出结构IllaUllb及Illc上方，暴露所述ρ型电极114及η型电极115，或是所述保护层 116仅覆盖于所述发光区域110上暴露所述ρ型电极114。一般商业上以使用蓝宝石(Al2O3)基板为主，但因蓝宝石基板有导电性不佳及不 易散热等缺点，可能降低半导体光电元件的信赖度(Reliability)。为减少所述的因素影响 半导体光电元件的信赖度，本发明人也采用碳化硅(SiC)基板、硅(Si)基板、氮化镓(GaN) 基板、砷化镓(GaAs)基板、磷化镓(GaP)基板、锑化镓基板(GaSb)、磷化铟(InP)基板、砷化 铟(InAs)基板或硒化锌(ZnSe)基板等具有导电性以及散热性较佳等特性的基板，形成双 面电极形式的半导体光电元件结构。请参考图7，显示本发明单一突出结构的双面电极形式半导体光电元件俯视图。一 发光区域110上形成一 P型电极114。一突出结构111位于元件切割平台124上，与所述发 光区域110之间间隔一沟槽113，并围绕于所述发光区域110周围。接下来，请参考图8，为 图7C到C'的截面的示意图。一发光区域110上形成一透明导电层112。一 ρ型电极114 位于所述透明导电层112上。一突出结构111位于元件切割平台124上，与所述发光区域 110之间间隔一沟槽113，并围绕于所述发光区域110周围。一 η型电极115位于基板101下方。另外，所述双面电极形式半导体光电元件也可为多个突出结构，请参考图9，显示 本发明多个突出结构的双面电极形式半导体光电元件俯视图。其中包含一发光区域110上 形成一 P型电极114。多个突出结构111位于元件切割平台124上。第一突出结构Illa与 所述发光区域110之间间隔一沟槽113a。所述第一突出结构Illa及第二突出结构Illb之 间间隔一沟槽113b与第二突出结构Illb及第三突出结构Illc之间间隔一沟槽113c。所 述多个突出结构111平行并围绕于所述发光区域110周围。接下来，请参考图10，为图9D 到D'的截面的示意图。从本截面图中可以清楚看出一发光区域110上方形成一透明导电 层112。一 ρ型电极114位于所述透明导电层112上方。多个突出结构IllaUllb及Illc 位于元件切割平台124上。所述突出结构Illa及所述发光区域110之间间隔一沟槽113a， 突出结构之间间隔着多个沟槽113b及113c，其以平行方式围绕着所述发光区域110。突出 结构的数目并无限定。一保护层116覆盖于所述发光区域110及多个突出结构11 la、11 Ib 及11 Ic上方，暴露所述ρ型电极114，或是所述保护层116仅覆盖于所述发光区域110上暴 露所述P型电极114。一 η型电极位于所述基板101下方。另外，在半导体的外延制造过程中，由于半导体层与异质基板之间的晶格常数与 热膨胀系数的差异，容易造成半导体于外延过程中产生穿透错位与热应力的问题。因此，本 发明的另一种制造方法即以半导体分离的技术降低所述的问题，并增加本发明的光电元件 的稳定性。下述几种半导体分离的技术为先进开发光电股份有限公司的专利申请提案。先经 由基板与发光结构分离后，再以蚀刻工艺形成发光区域与突出结构。(本部分的图示步骤 即为图11(a)至图11(e)，将由蚀刻步骤开始说明，而半导体分离的技术将不在本说明书赘 述)第一种半导体分离的方法为成长一第一三族氮化合物半导体层于一暂时基板的 表面，以光刻蚀刻工艺图案化所述第一三族氮化合物半导体层。形成一第二三族氮化合物 半导体层于所述已图案化的第一三族氮化合物半导体层上。形成一导电材料层于所述第 二三族氮化合物半导体层，以及自所述第一三族氮化合物半导体层分离以得到第二三族氮 化合物半导体层及导电材料层的组合体。关于本第一种半导体分离的步骤的详细的内容 与形成方式，可以参阅先进开发光电股份有限公司的专利申请提案，中国台湾专利申请号 097107609。第二种半导体分离的方法为成长一第一三族氮化合物半导体层于一原始基板的 表面。形成一外延阻断层于所述第一三族氮化合物半导体层。成长一第二三族氮化合物半 导体层于所述外延阻断层及无覆盖的所述第一三族氮化合物半导体层上。移除所述外延阻 断层。成长一第三三族氮化合物半导体层于所述第二三族氮化合物半导体层上。沉积一导 电材料层于所述第三三族氮化合物半导体层上，以及将所述第三三族氮化合物半导体层及 其上结构自所述第二三族氮化合物半导体层分离。关于本第二种半导体分离的方法的详细 的内容与形成方式，可以参阅先进开发光电股份有限公司的专利申请提案，中国台湾专利 申请号 097115512。第三种半导体分离的方法为首先，配置一掩模于一基板上，并退火此一掩模以形成多个掩模部，再通过多个掩模部间的空隙将基板蚀刻出多个柱体，最后再分离掩模与基板，即可形成一具有柱阵列的基板，其中上述的多个柱体即构成上述的柱阵列。随后通过此 一柱阵列进行外延生长一半导体层，并对柱阵列进行湿蚀刻以分离此一半导体层与基板， 借此以取得一独立式(free-standing)的块材或薄膜。关于本第三种半导体分离的方法的 详细的内容与形成方式，可以参阅先进开发光电股份有限公司的专利申请提案，中国台湾 专利申请号097117099。本发明以第二种半导体分离的方法后续工艺为例继而说明。请参考图11(a)所 示，以电镀或复合电镀方式形成于一导电材料层121于所述发光结构109的第一表面128 上。所述发光结构109与所述导电材料121之间包含一层金属层127。然后再分离所述基 板101与所述发光结构109，使得暴露出相对于所述发光结构109第一表面128的第二表面 129。所述导电材料可为铜(Cu)、镍(Ni)或是钨铜合金(CuW)。所述发光结构包含η型导 通层104、发光层105、电子阻挡层106、ρ型导通层107。其中ρ型导通层107为所述发光 结构109的第一表面128，相对于所述发光结构109第一表面的第二表面129为η型导通层 104。
请参考图11(b)所示，通过光致抗蚀剂自旋涂布机以离心力将光致抗蚀剂剂全面 涂布于发光结构的表面上方以形成光致抗蚀剂膜。再以光刻法(Photolithography)将光 致抗蚀剂膜图案化而形成光掩模，使得预计蚀刻部分显露。再以电感式等离子体蚀刻系统 (Inductively coupled plasma etcher ； I CP)蚀刻出一发光区域 110、多个突出结构 Ilia、 Illb以及111c、沟槽113a、113b以及113b、一元件切割平台124并暴露出η型导通层104。 同时也分隔出每个单位裸片，以利后续的切割。最后再去光致抗蚀剂。所述突出结构Illa 与所述发光区域110间隔一沟槽113a。突出结构IllaUllb以及Illc之间间隔着多个沟 槽113b及113c，其以平行方式围绕着所述发光区域110，突出结构的数目并无限定。关于突出结构111的要求仍与所述同面电极形式以及双面电极形式相同。请参考 图6(a)，显示突出结构放大图。所述突出结构111与发光区域110之间以及多个突出结构 之间的沟槽宽度117介于0. 1至IOym之间。突出结构的宽度119介于0. 1至10 μ m之间。 突出结构的高度118介于ρ型导通层及η型导通层之间。请参考图6 (b)，显示突出结构示 意图。突出结构的侧面为一倾斜面，且其倾斜角度120范围介于45° 90°之间，其较佳 范围介于65° 80°之间。突出结构切面125为梯形或是三角形。请参考图11 (c)所示，蚀刻完成后，接着形成一透明导电层112于所述的发光区域 110上方。所述透明导电层112必须要有高穿透率和高导电特性，可以透光且使电流均勻分 散。一般以蒸镀，溅镀等物理气相沉积法形成透明导电层112于发光区域110上，其材料可 为镍金合金(Ni/Au)、氧化铟锡(Indium Tin Oxide ；ΙΤ0)、氧化铟锌(Indium Zinc Oxide ； ΙΖ0)、氧化铟钨(Indium Tungsten Oxide ；IW0)或是氧化铟镓(Indium Gallium Oxide ； I GO)。请参照图11(d)所示，形成一 η型电极115于透明导电层112上以电性连接η型 导通层104，所述η型电极115可为Ti/Al/Ti/Au (钛/铝/钛/金)、铬金合金(Cr/Au)或 Pd/Au(铅/金)。请参考图11(e)所示，最后形成一保护层116可覆盖于所述发光区域110，并暴露 出η型电极115或是覆盖于该发光区域110及该突出结构IllaUllb以及111c，并暴露出 该η型电极115，以保护发光区域110不易受到外界污染或干扰而导致受损。该保护层116的材料可为二氧化硅(SiO2)或氮化硅(Si3N4)。依上述的结构及制造方法，本发明人执行两项测试，一项测试为本发明与现有技 术美国专利公开号码US 2007/0228393的结构进行发光强度的比较。图12为本发明与现 有技术单独的半导体光电元件结构的发光光场图，黑色点代表本发明，白色点代表现有技 术。因此，可以清楚比较出本发明的发光范围大于现有技术，这表示本发明的结构可得到的 发光强度大于现有技术的结构且比现有技术多5%以上的 发光强度。另一项测试为本发明的突出结构的数量及倾斜角度探讨。本发明的突出结构围绕 在发光区域的周围。由于光线无方向性，当光的方向主要从P型导通层方向射出外，某些光 线则以反射或折射方式从突出结构射出。请参考图13，为本发明的突出结构中倾斜角度及 围绕在发光区域数目与光增益的关系图。其中可以明显看出当突出结构围绕发光区域的个 数增加时，其光增益有增加的趋势。再者观察角度变化，突出结构围绕在发光区域的数目为 一时，以倾斜角度“A”为60°所得到的光增益比原来无突出结构的发光结构高出6%，为所 有角度中光增益最高。突出结构围绕在发光区域的数目为二以上，倾斜角度“A”为70°所 得到的光增益为所有角度中最高。故，从所述关系图中可以发现，突出结构围绕在发光区域 数目为四以上且突出结构的倾斜角度“A”为70°，其光的增益比例比原来无突出结构的发 光结构可高出15%以上。很显然的，由上述两项测试得到一个正向结果，本发明的结构可有效达到提升光 取出率，进而减少内部能量的消耗。显然地，依照上面实施例中的描述，本发明可能有许多的修正与差异。因此需要在 其附加的权利要求项的范围内加以理解，除了上述详细的描述外，本发明还可以广泛地在 其他的实施例中实施。上述仅为本发明的较佳实施例而已，并非用以限定本发明的专利范 围；凡其它未脱离本发明所揭示的精神下所完成的等效改变或修饰，均应包含在所附权利 要求范围内。
权利要求
一种能够提升光取出率的半导体光电元件的结构，包含一基板；一发光区域，包含一n型导通层，位于该基板上；一发光层，位于该n型导通层上；一p型导通层，位于该发光层上；第一突出结构，与该发光区域间隔一沟槽，以及围绕于该发光区域周围。
2.依据权利要求1所述的能够提升光取出率的半导体光电元件的结构，其中还包含第 二突出结构、第三突出结构及第四突出结构，该突出结构之间间隔为一沟槽以及平行围绕 于该发光区域，且所述该沟槽的宽度介于0. 1至10 μ m之间。
3.依据权利要求2所述的能够提升光取出率的半导体光电元件的结构，其中该突出结 构的侧面包含一倾斜面，且该突出结构的切面可为梯形或是三角形。
4.依据权利要求3所述的能够提升光取出率的半导体光电元件的结构，其中该倾斜面 的倾斜角度范围介于45° 90°之间，较佳范围介于65° 80°之间。
5.依据权利要求3所述的能够提升光取出率的半导体光电元件的结构，其中该突出结 构的高度介于P型导通层及η型导通层之间，且该突出结构的宽度介于0. 1 μ m至10 μ m之 间。
6.一种能够提升光取出率的半导体光电元件的制造方法，包含 提供一基板；形成一发光结构在该基板上，该发光结构依序包含 一 η型导通层，位于该基板上； 一发光层，位于该η型导通层上； 一 P型导通层，位于该发光层上；蚀刻该发光结构的周围以形成一发光区域以及第一突出结构围绕于该发光区域。
7.依据权利要求6所述的能够提升光取出率的半导体光电元件的制造方法，其中还包 含第二突出结构、第三突出结构及第四突出结构，该突出结构之间间隔为一沟槽以及平行 围绕于该发光区域，且所述该沟槽的宽度介于0. 1至10 μ m之间。
8.依据权利要求7所述的能够提升光取出率的半导体光电元件的制造方法，其中该突 出结构的侧面包含一倾斜面，且该突出结构的切面可为梯形或是三角形。
9.依据权利要求7所述的能够提升光取出率的半导体光电元件的制造方法，其中该倾 斜面的倾斜角度范围介于45° 90°之间，较佳范围介于65° 80°之间。
10.依据权利要求7所述的能够提升光取出率的半导体光电元件的制造方法，其中该 突出结构的高度介于P型导通层及η型导通层之间，且该突出结构的宽度介于0. 1 μ m至 10 μ m之间。
全文摘要
一种能够提升光取出率的半导体光电元件及其制造方法，该光电元件包含一基板，一发光区域，至少一个突出结构，其中的突出结构位于一元件切割平台上并与所述发光区域间隔一沟槽，以及围绕于所述发光区域周围，所述发光区域包含一n型导通层位于该基板上，一发光层位于该n型导通层上，一p型导通层位于该发光层上。上述的结构可让光线除了直接由p型导通层的方向向外射出，也可从内部经由反射或折射后而自突出结构向外射出；所述突出结构以围绕方式位于发光区域周围可增加光线经过的可能性，进而减少内部能量的损耗，有效提高光取出率效益。
文档编号H01L33/00GK101840968SQ20091011956
公开日2010年9月22日 申请日期2009年3月16日 优先权日2009年3月16日
发明者叶颖超, 吴芃逸, 林文禹, 涂博闵, 詹世雄, 马志邦, 黄世晟 申请人:先进开发光电股份有限公司